지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
다중 프로세서 시스템-온-칩(Multi-Processor SoC, MPSoC)에서의 코어 및 IP 개수 증가 추세에 따라 병렬처리와 확장성에 유리한 인터커넥션 구조인 네트워크-온-칩(Network-on-Chip, NoC)이 등장하였다. 하지만 기존 IP를 재활용하기 위해서는 버스 프로토콜과 호환가능한 NoC에서의 지연시간을 최적화하기 위한 연구가 필요하다. 본 논문에서는 버스 프로토콜 호환 가능한 NoC 설계 시, 버스 프로토콜에서 특성이 다른 다수의 트랜잭션 단계에서 유발되는 홉 수와 경로 충돌의 대립관계로 인해 지연시간이 증가하는 문제를 주소 및 데이터 네트워크로 분리 설계함으로써 해결하였다. 모의실험으로 벤치마크 어플리케이션과 무작위 생성한 어플리케이션에서의 실험 결과를 통해 Mesh구조와 TopGen의 비정형 토폴로지와 비교했을 때, 평균 지연시간은 19.46% 및 실행시간은 10.55% 감소하였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 관련 연구
Ⅲ. 주소/데이터 네트워크 설계 문제 정의
Ⅳ. 제안하는 주소/데이터 토폴로지 설계 기법
Ⅴ. 실험
Ⅵ. 결론
REFERENCES
참고문헌 (17)
참고문헌 신청
P. P. Pande, C. Grecu, M. Jones, A. Ivanov, andR. Saleh, “Performance Evaluation and DesignTrade-Offs for Network-on-Chip InterconnectArchitectures,” IEEE Trans. Computers, Vol. 54,no. 8, pp. 1025-1040, Aug. 2005.
B. A. A. Zitouni and R. Tourki, “Design andimplementation of network interface compatibleOCP for packet based NoC,“ in Proc. of Int.Conf. Design and Technology of IntegratedSystems in Nanoscale Era (DTIS), pp. 1-8, Mar.2010.
C. Ababei, “Efficient Congestion-oriented CustomNetwork-on-Chip Topology Synthesis,” in Proc.of Int. Conf. Reconfigurable Computing andFPGAs (ReConFig), pp. 352-357, Dec. 2010.
S. Deniziak and R. Tomaszewski, “Contentionavoidingcustom topology generation fornetwork-on-chip,” in Proc. of Int. Symp. Designand Diagnostics of Electronic Circuits &Systems (DDECS), pp. 234-237, April 2009.
A. Shacham, K. Bergman, and L. P. Carloni,“On the Design of a Photonic Network-on-Chip,” in Proc. of Int. Symp. Networks-on-Chip(NOCS), pp. 53-64, May 2007.
B. A. A. Zitouni and R. Tourki, “Design andimplementation of network interface compatibleOCP for packet based NoC,“ in Proc. of Int.Conf. Design and Technology of IntegratedSystems in Nanoscale Era (DTIS), pp. 1-8, Mar.2010.
C. Ababei, “Efficient Congestion-oriented CustomNetwork-on-Chip Topology Synthesis,” in Proc.of Int. Conf. Reconfigurable Computing andFPGAs (ReConFig), pp. 352-357, Dec. 2010.
S. Deniziak and R. Tomaszewski, “Contentionavoidingcustom topology generation fornetwork-on-chip,” in Proc. of Int. Symp. Designand Diagnostics of Electronic Circuits &Systems (DDECS), pp. 234-237, April 2009.
A. Shacham, K. Bergman, and L. P. Carloni,“On the Design of a Photonic Network-on-Chip,” in Proc. of Int. Symp. Networks-on-Chip(NOCS), pp. 53-64, May 2007.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Performance Oriented Docket-NoC (Dt-NoC) Scheme for Fast Communication in NoC
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .06
-
NoC 상의 사용빈도가 높은 IP 코어들의 효율적인 배치 기법
한국통신학회 학술대회논문집
2015 .01
-
링크 도선 길이를 고려한 고성능 비동기식 NoC 토폴로지 생성 기법
전자공학회논문지
2016 .08
-
NoC 부 채널 공격을 위한 조건 분석 및 실험
한국정보과학회 학술발표논문집
2022 .12
-
Design Space Exploration for NoC-Style Bus Networks
[ETRI] ETRI Journal
2016 .12
-
Fault-Aware Dual-Layer Adaptive Error Control Technique for NoC
SmartCR
2015 .12
-
분리된 주소/데이터 네트워크-온-칩에서 지연시간과 신뢰도 보장을 위한 오류 정정기법
대한전자공학회 학술대회
2016 .11
-
Converting Interfaces on Application-specific Network-on-chip
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .08
-
Task-to-Tile Binding Technique for NoC-based Manycore Platform with Multiple Memory Tiles
Journal of KIISE
2016 .02
-
에너지 최적화를 위한 전압-주파수-구역 기반 NoC 라우팅 알고리즘
한국통신학회 학술대회논문집
2016 .01
-
NoC 용 고속 데이터 패킷 할당 회로 설계
한국정보통신학회 종합학술대회 논문집
2022 .10
-
Design of Verilog-HDL Based Simulator for Network on Chips
대한전자공학회 학술대회
2016 .06
-
제어 안정성이 개선된 서킷 스위칭 네트워크-온-칩 라우터 설계
대한전자공학회 학술대회
2015 .11
-
NOC 인터커넥트를 활용한 메모리 반도체 병렬 테스트 효율성 개선
전기학회논문지
2019 .02
-
어플리케이션 특화 네트워크온칩의 이해 및 활용
대한전자공학회 학술대회
2017 .06
-
NoC 기반 매니코어 플랫폼에서의 태스크-타일 바인딩 기술
한국정보과학회 학술발표논문집
2015 .06
-
Hybrid Test Data Transportation Scheme for Advanced NoC-Based SoCs
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .02
-
Voltage-Frequency-Island NoC를 위한 테이블 기반의 고장 감내 라우팅 기법
전자공학회논문지
2016 .08
-
A High-Performance On-Chip Bus Architecture Design
정보 및 제어 논문집
2016 .04
-
A High-Performance On-Chip Bus Architecture Design
대한전자공학회 학술대회
2016 .04
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2016-569-002843160