지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2016.3
- 수록면
- 577 - 582 (6page)
이용수
초록· 키워드
오류제보하기
전류 컨베이어를 사용하는 카운터 타입의 동기형 시간-디지털 변환기를 공급전압 3volts에서 0.18㎛ CMOS 공정을 이용하여 설계하였다. 비동기 시간-디지털 변환기의 단점을 보완하기 위해 클록은 시작신호가 인가되면 시작신호와 동기화되어 생성된다. 비동기형 시간-디지털 변환기에서 디지털 출력 값의 에러는 클록주기인 -TCK에서 TCK이다. 그러나 동기형 시간-디지털 변환기의 경우 에러는 0에서 TCK이다. 시작신호와 클록의 동기화로 인하여 시간간격신호를 디지털 값으로 변환할 때 출력 값의 에러 범위는 감소한다. 또한 고주파의 외부 클럭을 사용하지 않음에 따라 회로의 구성이 간단하다. 설계된 시간-디지털 변환기의 동작은 HSPICE 시뮬레이션을 통하여 확인하였다.
목차
요약
ABSTRACT
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 결과 분석
Ⅳ. 결론
REFERENCES
참고문헌 (6)
참고문헌 신청
Duo Sheng, Ching-Che Chung, Chih-Chung Huang and Jia-Wei Jian, "A High-Resolution and One-Cycle Conversion Time-to-Digital Converter Architecture for PET Omage Applications," in Proceedings of 35th Annual International Conference of the IEEE EMBS, Osaka, Japan, pp.2461-2464, July 2013.
T. Olsson and P. Nilsson, "A Digitally Controlled PLL for Soc Applications," IEEE Journal of Solid State Circuits, vol. 39, no. 5, pp.751-760, May 2004.
Takahiro Fusayasu, "A Fast Integrating ADC Using Precide Time-to-Digital Conversion," IEEE Nuclear Science Symposium Conference Record, pp. 302-304, 2007.
Stephan Henzler, Time-to-Digital Converters, Springer Netherlands, 2010.
S. Rana and K. Pal, "Current Conveyor Simulation Circuits Using Operational Amplifiers," Journal of Physical Sciences, vol. 11, pp.124-132, Aug. 2007.
T. Olsson and P. Nilsson, "A Digitally Controlled PLL for Soc Applications," IEEE Journal of Solid State Circuits, vol. 39, no. 5, pp.751-760, May 2004.
Takahiro Fusayasu, "A Fast Integrating ADC Using Precide Time-to-Digital Conversion," IEEE Nuclear Science Symposium Conference Record, pp. 302-304, 2007.
Stephan Henzler, Time-to-Digital Converters, Springer Netherlands, 2010.
S. Rana and K. Pal, "Current Conveyor Simulation Circuits Using Operational Amplifiers," Journal of Physical Sciences, vol. 11, pp.124-132, Aug. 2007.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
시작신호 및 멈춤신호와 동기화된 클록을 사용하는 시간-디지털 변환기
한국정보통신학회논문지
2017 .05
-
분해능 향상을 위해 듀얼 에지 플립플롭을 사용하는 시간-디지털 변환기
한국정보통신학회논문지
2019 .07
-
LiDAR 시스템용 절대시간 측정을 위한 위상고정루프 기반 시간 디지털 변환기 설계
한국정보통신학회논문지
2021 .05
-
시간-디지털 변환기를 이용한 모바일 1T 메모리용 자가-리프레쉬 클록 생성회로 구현
한국정보기술학회논문지
2017 .12
-
거리 측정 시스템의 정밀도 향상을 위한 카운터 회로의 설계
한국정보통신학회논문지
2020 .07
-
변환기 수락기준 선정에 관한 고찰
한국에너지학회 학술발표회
2021 .04
-
시간-디지털 변환기를 이용한 ADPLL의 잡음 개선에 대한 연구
전자공학회논문지
2015 .02
-
저전력 아날로그-디지털 변환기 혼합형 스위치드 발진기 기반 시간-디지털 변환기
대한전자공학회 학술대회
2016 .06
-
PVT 변화 보상 기능을 가지는 시간-디지털 변환기
전기전자학회논문지
2023 .09
-
전기화학 임피던스 분광법을 위한 멀티 클록 주파수 디지털-아날로그 변환기
대한전자공학회 학술대회
2024 .06
-
시간 측정범위 향상을 위한 펄스 트레인 입력 방식의 field-programmable gate array 기반 시간-디지털 변환기
전자공학회논문지
2015 .06
-
시간교차(Time Interleaving)방식 고속 디지털-아날로그 변환기(Digital-to-Analog Converter) 기반 신호발생 시스템 교정
전자파기술
2016 .05
-
사중 변환비를 갖는 고효율 CMOS step-up/step-down 직류-직류 변환기 설계
한국통신학회 학술대회논문집
2022 .02
-
FPGA를 활용한 디지털 영상신호 생성/변환기 구현
대한전자공학회 학술대회
2017 .06
-
A 1.45-2.9 GHz All Digital Phase Locked Loop With single stage TDC
대한전자공학회 학술대회
2018 .06
-
저전력 12비트 아날로그 디지털 변환기 설계
대한전자공학회 학술대회
2022 .06
-
Linearity improvement of UltraScale+ FPGA-based time-to-digital converter
Nuclear Engineering and Technology
2023 .02
-
2세대 전류 컨베이어를 이용한 쌍안정 멀티바이브레이터 설계 및 저항형 브리지 센서에의 응용
전기전자학회논문지
2019 .06
-
Derivation of design equations for various incremental delta sigma analog to digital converters
한국정보통신학회논문지
2021 .11
-
Sensor Utility Network를 위한 저전력 Burst 클록-데이터 복원 회로를 포함한 클록 시스템
전기전자학회논문지
2019 .09
이 논문의 저자 정보
이 논문과 함께 이용한 논문
Design of a CMOS Time to Digital Converter with 25ps Resolution
최진호
,
강진구
전기전자학회논문지
2004
.12
문화공연 관람요인이 공연관람의도 및 관람만족에 미치는 영향
조예진
문화산업연구
2015
.12
디지털 회로를 이용한 순환 시간-디지털 변환기의 구현
김민오
,
신우열
,
홍기문
외 2명
대한전자공학회 학술대회
2011
.11
버니어 지연단을 이용한 26ps, 8비트 게이티드 링 오실레이터 시간-디지털 변환기의 설계
진현배
,
박형민
,
김태호
외 1명
전자공학회논문지-SD
2011
.02
A 4.0 – 5.9 GHz ADPLL Design using a 1-step Vernier TDC
Sangeung OH
,
Euije Sa
,
Jinwook Bu
외 1명
대한전자공학회 학술대회
2017
.01
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2016-559-002760571