지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
Abstract
Ⅰ. 서론
Ⅱ. 기존 아날로그 DLL의 문제점
Ⅲ. 제안된 회로의 구조
Ⅳ. 제안한 회로의 구현 및 동작
Ⅳ. 모의실험 결과
Ⅴ. 결론
참고문헌 (또는 Reference)
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
Lock detector를 사용하여 빠른 locking 시간을 갖는 DLL
대한전자공학회 학술대회
2003 .07
작은 지터를 가지는 2단 구조의 혼성모드 DLL
대한전자공학회 학술대회
2006 .06
시간 영역에서 아날로그 DLL의 Bandwidth 와 Locking Speed 관계의 수식적 분석
대한전자공학회 학술대회
2008 .06
새로운 Locking 알고리즘을 이용한 DLL(Delay - Locked - Loop) 설계
대한전자공학회 학술대회
2000 .11
저전력과 고속 록킹 알고리즘을 갖는 DLL ( Delay-Locked Loop ) 설계 ( A Design of DLL ( Delay-Locked-Loop ) with Low Power & High Speed locking Algorithm )
한국통신학회논문지
2001 .12
An All-digital Delay-locked Loop using a Lock-in Pre-search Algorithm for High-speed DRAMs
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .12
시간 영역에서 아날로그 DLL의 Bandwidth 와 Locking Speed 관계의 수식적 분석
대한전자공학회 학술대회
2008 .06
안티-바운드리 스위칭 디지털 지연고정루프
전기전자학회논문지
2017 .12
A High-Resolution Dual-Loop Digital DLL
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .08
A Low-Power Programmable DLL-Based Clock Generator with Wide-Range Anti-harmonic Lock
대한전자공학회 ISOCC
2012 .11
BCI 테스트를 사용한 DLL의 전자기적 내성평가
대한전자공학회 학술대회
2014 .11
Design of Delay-Locked Loop for Wide Frequency Locking Range
대한전자공학회 ISOCC
2013 .11
빠른 lock - on time을 위한 선택적 시작점을 갖는 DLL
대한전자공학회 학술대회
2000 .11
광대역 아날로그 이중 루프 Delay-Locked Loop
전자공학회논문지-SC
2007 .01
All Digital DLL with Three Phase Tuning Stages
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
소프트웨어 GPS 수신기에서의 벡터 DLL 구현과 성능 분석
정보 및 제어 논문집
2008 .04
초고속 DLL에서 임의의 replica delay에 적응하는 lock 획득을 위한 회로기법
대한전자공학회 학술대회
2003 .07
A Digital DLL with 4-Cycle Lock Time and 1/4 NAND-Delay Accuracy
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .08
A Delay-Locked Loop ( DLL ) for On-Chip Clock Driver
대한전자공학회 학술대회
1998 .01
0