지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
Abstract
Ⅰ. 서론
Ⅱ. Radix-4 모듈러 곱셈 알고리즘
Ⅲ. 설계 및 결과분석
Ⅳ. 결론
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
모듈러 곱셈을 위한 고정 - 크기 시스톨릭 어레이(fixed size systolic array) 설계
한국정보과학회 학술발표논문집
1995 .10
모듈러 곱셈을 위한 선형 시스톨릭 어레이 설계 및 분석
정보과학회논문지(A)
1997 .11
고속 모듈러 지수연산을 위한 시스톨릭 어레이 설계
한국정보과학회 학술발표논문집
1997 .10
모듈러 곱셈연산을 위한 모듈러 확장가능한 시스토릭 어레이의 설계
대한전자공학회 학술대회
1995 .06
모듈러 곱셈 연산을 위한 시스토릭 어레이의 설계 ( Design of Modular Expandable Systolic Array for Modular Multiplication )
대한전자공학회 학술대회
1995 .07
고속 모듈러 지수연산을 위한 모듈러 곱셈기의 선형 시스톨릭 어레이 설계
정보과학회논문지(A)
1999 .09
몽고메리 알고리즘을 위한 고정-크기 시스톨릭 어레이 설계 및 분석
정보과학회논문지(A)
1999 .04
Low-area Bit-parallel Systolic Array for Multiplication and Square over Finite Fields
한국컴퓨터정보학회논문지
2020 .02
GF(2^m)상에서 모듈러 지수 연산을 위한 선형 시스톨릭 어레이 설계 및 분석
정보과학회논문지(A)
1999 .07
타원곡선 암호를 위한 시스톨릭 Radix-4 유한체 곱셈기의 설계
대한전자공학회 학술대회
2005 .11
RSA 공개키 암호화시스템의 효율적인 Radix-4 시스톨릭 VLSI 구조
한국통신학회논문지
2004 .12
비트 수준 슈퍼 시스톨릭 어레이의 설계
전자공학회논문지-SD
2005 .12
행렬곱을 위한 시스톨릭 어레이 아키텍춰의 설계 ( A Design of Systolic Array Architecture for Matrix Multiplication )
대한전자공학회 학술대회
1991 .11
비트 레벨 일차원 시스톨릭 모듈러 승산 ( Bit - level 1 - Dimensional Systolic Modular Multiplication )
전자공학회논문지-B
1996 .09
FPGA Based Systolic Array for Modular Multiplication Using Precomputed Addition Value
한국정보기술학회논문지
2013 .01
A Systolic Array Architecture for a Modular Multiplication Algorithm
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1995 .01
유한 필드 GF(2^m)상의 시스톨릭 곱셈기 / 제곱기 설계
정보과학회논문지 : 시스템 및 이론
2001 .06
개선된 모듈러 어레이 방법을 이용한 64 비트 곱셈기의 구조
대한전자공학회 학술대회
1992 .06
개선된 모듈러 어레이 방법을 이용한 64 비트 곱셈기의 구조 ( A 64×64Bit Multiplier Architecture With A Modified Modular Array Method )
대한전자공학회 학술대회
1992 .07
시각적으로 표현한 시스톨릭 어레이 시뮬레이터
대한전자공학회 학술대회
1993 .11
0