메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Min-Sup Kang (Anyang University)
저널정보
한국정보기술학회 한국정보기술학회논문지 한국정보기술학회논문지 제11권 제1호(JKIIT, Vol.11, No.1)
발행연도
2013.1
수록면
127 - 133 (7page)
DOI
10.14801/kiitr.2013.11.1.127

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 몽고메리 알고리듬을 기반으로 하여 고속 모듈러 곱셈을 위한 새로운 시스톨릭 VLSI 알고리듬을 제안하고, 미리 계산된 덧셈 값을 이용한 FPGA에 기반한 시스톨릭 어레이를 하드웨어로 구현한다. 제안한 알고리듬에서 이 덧셈 값은 CLA 방식의 직렬 체인으로 구성된 n-bit 병렬 가산기를 사용하여 얻게 된다. 모듈러 곱셈의 계산 속도를 증가시키기 위해서 두 개의 기본 셀 (PE_X와 PE_Y)을 설계하여 시스톨릭 어레이를 구현한다. 구현 결과를 통하여 제안한 셀 PE_Y와 시스톨릭 어레이에 대한 기존의 방법과의 비교에서 셀 수는 각각 약 43%와 5% 정도 감소하였고, 임계 경로도 각각 11%와 12% 정도 감소함을 보였다.

목차

Abstract
요약
Ⅰ. Introduction
Ⅱ. Montgomery‘s algorithm
Ⅲ. A new systolic algorithm and architecture
Ⅳ. Implementation results
V. Conclusion
References

참고문헌 (11)

참고문헌 신청

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2014-566-000451638