지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
1995
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 결론
References
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
전류모드 CMOS 다치회로 구현과 MVL 함수 합성에 관한 연구 ( A Study on the Implementation of Current-Mode CMOS Multiple-Valued Circuits and the Synthesis of MVL Function )
대한전자공학회 학술대회
1995 .07
CCD게이트상의 전류모드 CMOS변환에 의한 다치논리 회로 설계
대한전자공학회 학술대회
1994 .11
CCD 게이트상 전류모드 CMOS변환에 의한 다치논리 회로 설계 ( On MVL design using Current-Mode CMOS transformation over CCD )
대한전자공학회 학술대회
1994 .11
T-게이트 통합 모듈에 의한 조합 MVL함수의 구성 ( Construction of Combination MVL Function Based on T-Gate Integrated Module )
전자공학회논문지
1989 .11
다치오토마타 모델을 이용한 신경망 시스템 구현
한국지능시스템학회 논문지
2001 .12
전류모드 CMOS를 이용한 다치논리의 Encoder-Decoder 설계
대한전자공학회 학술대회
1995 .06
전류모드 CMOS를 이용한 다치논리의 Encoder-Decoder 설계 ( On MVL of Encoder-Decoder Design using Current-Mode CMOS )
대한전자공학회 학술대회
1995 .07
전류 모드 CMOS MVL을 이용한 CLA 방식의 병렬 가산기 설계 ( Design of Parallel adder with carry look-ahead using current-mode CMOS Multivalued Logic )
한국통신학회논문지
1993 .03
저전력 전류모드 CMOS 기준전압 발생 회로 ( A Low-Power Current-Mode CMOS Voltage Reference Circuit )
대한전자공학회 학술대회
1998 .11
저전력 전류모드 CMOS 기준전압 발생 회로
대한전자공학회 학술대회
1998 .11
모듈방식에 의한 다치논리함수의 구성법에 관한 연구 ( A Study on MVL-Function Decomposition Based on Modular Design Approach )
대한전자공학회 학술대회
1989 .07
On-Chip Realization of a FLNN ( Fuzzy Logic Neural Network ) Controller Based on MVL ( Multi-Value Logic ) Current-Mode CMOS Circuits
ICONIP : International Conference On Neural Information Processing
1994 .01
다치-신경망을 이용한 감성처리
한국지능시스템학회 학술발표 논문집
2002 .12
저전력 CMOS 기준전류 발생회로
대한전자공학회 학술대회
2001 .06
전류모드 CMOS에 의한 다치 연산기 구현에 관한 연구 ( A Study on Implementation of Multiple-Valued Arithmetic Processor using Current Mode CMOS )
전자공학회논문지-C
1999 .08
직접 Cover 방법을 이용한 다치 논리함수의 최소화 알고리즘에 관한 연구
한국통신학회 학술대회논문집
1993 .07
전류 모드 CMOS 다치 논리 회로를 이용한 전가산기 설계
대한전기학회 학술대회 논문집
2003 .11
전류 모드 CMOS 다치 논리 회로를 이용한 전가산기 설계
대한전기학회 학술대회 논문집
2003 .11
다치오토마타 모델을 이용한 신경망 시스템 구현
한국지능시스템학회 학술발표 논문집
2001 .12
전류구동 CMOS 다치 논리 회로설계 최적화연구
융합신호처리학회 논문지
2005 .01
0