지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2005.1
- 수록면
- 134 - 142 (9page)
이용수
초록· 키워드
오류제보하기
전류모드 CMOS 회로기반 다치 논리 회로가 최근에 구현되고 있다. 본 논문에서는 4-치 Unary 다치 논리 함수를 전류모드 CMOS 논리 회로를 사용하여 합성하였다. 전류모드 CMOS(CMCL)회로의 덧셈은 각 전류 값들이 회로비용 없이 수행될 수 있고 또한 부의 논리 값은 전류흐름을 반대로 함으로써 쉽게 구현이 가능 하다. 이러한 CMCL 회로 설계과정은 논리적으로 조합된 기본 소자들을 사용하였다. 제안된 알고리듬을 적용한 결과 트랜지스터의 숫자를 고려하는 기존의 기법보다 더욱 적은 비용으로 구현할 수 있었다. 또한 비용-테이블 기법의 대안으로써 Unary 함수에 대해서 범용 UUPC(Universal Unary Programmable Circuit) 소자를 제안하였다.
목차
등록된 정보가 없습니다.
참고문헌 (10)
참고문헌 신청
F.J.Pelayo / no.4pp.434-441. / CMOS Current-mode Multivalued PLAs
H.A.J.Robroek / thenetherlands / The Synthesis of MVL-CCD circuits twente university of technology
H.T.Kerhoff / / Structural computer-aided design of current-mode CMOS logic circuits Proc. of ther 18th ISMVL : 21 ~ 30
M. H. Abd-El-Barr / 2000.May / Cost -Analysis of 4-valued Uanry Functions Implemented using Current-Mode CMOS Circuits : 215 ~ 220
M.H.Abd-El-Barr / 1992. / On the Synthesis of MVL Functions for Current-Mode CMOS Circuits Implementation : 221 ~ 228
H.A.J.Robroek / thenetherlands / The Synthesis of MVL-CCD circuits twente university of technology
H.T.Kerhoff / / Structural computer-aided design of current-mode CMOS logic circuits Proc. of ther 18th ISMVL : 21 ~ 30
M. H. Abd-El-Barr / 2000.May / Cost -Analysis of 4-valued Uanry Functions Implemented using Current-Mode CMOS Circuits : 215 ~ 220
M.H.Abd-El-Barr / 1992. / On the Synthesis of MVL Functions for Current-Mode CMOS Circuits Implementation : 221 ~ 228
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
전류 모드 CMOS 다치 논리 회로를 이용한 전가산기 설계
대한전기학회 학술대회 논문집
2003 .11
-
전류 모드 CMOS 다치 논리 회로를 이용한 전가산기 설계
대한전기학회 학술대회 논문집
2003 .11
-
전류 방식 CMOS 에 의한 ROM 형의 다치 논리 회로 설계 ( Design of Multiple Valued Logic Circuits with ROM Type USING Current Mode CMOS )
전자공학회논문지-B
1994 .04
-
전류모드 CMOS에 의한 동기 다치논리 순차회로의 설계 ( Design of Synchronous Multivalued Logic Sequential Circuits using Current-mode CMOS )
대한전자공학회 학술대회
1987 .11
-
2단의 unary cell array를 이용한 12비트 CMOS D/A 컨버터
대한전자공학회 학술대회
2012 .11
-
전류모드 CMOS 다치회로 구현과 MVL 함수 합성에 관한 연구 ( A Study on the Implementation of Current-Mode CMOS Multiple-Valued Circuits and the Synthesis of MVL Function )
대한전자공학회 학술대회
1995 .07
-
전류모드 CMOS 다치회로 구현과 MVL함수 합성에 관한 연구
대한전자공학회 학술대회
1995 .06
-
전류모드 CMOS 4치 논리회로를 이용한 고성능 곱셈기 설계
전기전자학회논문지
2005 .07
-
전류 모드 CMOS 다치 논리 회로의 구현
전자공학회논문지-SC
2002 .05
-
저전력 CMOS 기준전류 발생회로
대한전자공학회 학술대회
2001 .06
-
저전력 전류모드 CMOS 기준전압 발생 회로 ( A Low-Power Current-Mode CMOS Voltage Reference Circuit )
대한전자공학회 학술대회
1998 .11
-
저전력 전류모드 CMOS 기준전압 발생 회로
대한전자공학회 학술대회
1998 .11
-
연결 그래프를 이용한 CMOS 논리회로의 테스트 생성 알고리즘 ( Test Generation Algorithm for CMOS Logic Circuits Using Connection Graph )
대한전자공학회 학술대회
1984 .01
-
논리 게이트 모델링을 이용한 다이나믹 Cmos 회로의 테스트 생성 알고리듬 ( A Test Generation Algorithm For Dynamic Cmos Logic Circuits Using Logic Gate Modeling )
대한전자공학회 학술대회
1991 .07
-
논리 게이트 모델링을 이용한 다이나믹 CMOS 회로의 테스트 생성 알고리듬
대한전자공학회 학술대회
1991 .06
-
전류모드 CMOS에 의한 다치논리회로의 설계 ( Design of Multivalued Logic Circuits using Current Mode CMOS )
대한전자공학회 학술대회
1988 .07
-
전류모드 CMOS에 의한 다치논리회로의 설계
대한전기학회 학술대회 논문집
1988 .07
-
CMOS 논리회로의 Multiple Stick-Open 고장 검출 ( The Multiple Stuck-Open Fault Detection in CMOS Logic Circuits )
대한전자공학회 학술대회
1989 .11
-
CMOS Logic Circuits with Lower Subthreshold Leakage Current
전기학회논문지 C
2004 .10
이 논문의 저자 정보
최근 본 자료
댓글(0)
0