지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 제안된 소자의 전기적 특성 모의실험
Ⅳ. 결론 및 향후 연구 방향
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
Gate-substrate biasing을 이용한 낮은 트리거전압을 갖는 ggNMOS 설계에 관한 연구
대한전자공학회 학술대회
2009 .07
ggNMOS를 이용한 고전압용 SCR 기반 ESD 보호회로에 관한 연구
대한전자공학회 학술대회
2016 .11
기판 트리거 기술을 이용한 낮은 트리거 전압과 빠른 턴-온 속도를 갖는 GGNMOS 설계에 관한 연구
대한전자공학회 학술대회
2010 .06
높은 홀딩 전압을 지니는 GGNMOS기반 ESD 보호회로에 관한 연구
대한전자공학회 학술대회
2015 .11
AC Modeling of the ggNMOS ESD Protection Device
[ETRI] ETRI Journal
2005 .10
Gate-substrate biasing을 이용한 낮은 트리거전압을 갖는 ggNMOS 설계에 관한 연구
대한전자공학회 학술대회
2009 .07
Stack-ggNMOS을 이용한 높은 홀딩 전압을 갖는 ESD 보호 소자에 관한 연구
대한전자공학회 학술대회
2011 .06
나노 급 IC에 적용가능한 낮은 트리거 전압을 갖는 SCR 기반의 새로운 ESD 보호 회로 설계에 관한 연구
대한전자공학회 학술대회
2009 .11
Conventional CMOS 공정을 위한 GGNMOS Type의 ESD 보호소자의 TLP 특성 평가
전기전자재료학회논문지
2008 .01
기판 트리거 기술을 이용한 GGNMOS 기반의 ESD 보호소자에 관한 연구
대한전자공학회 학술대회
2011 .06
PMOS가 삽입된 SCR 기반의 ESD 보호 회로에 관한 연구
전기전자학회논문지
2019 .12
New Thyristor Based ESD Protection Devices with High Holding Voltages for On-Chip ESD Protection Circuits
한국정보전자통신기술학회 논문지
2019 .04
ggNMOS의 설계 변수 변화에 따른 전기적 특성에 관한 연구
대한전자공학회 학술대회
2011 .11
게이트-기판 바이어싱 기술을 이용한 낮은 트리거 전압을 갖는 ESD 보호회로
대한전자공학회 학술대회
2008 .11
낮은 트리거링 전압 특성의 ESD 보호회로 Cell 설계
대한전자공학회 학술대회
2007 .07
낮은 트리거링 전압 특성의 ESD 보호회로 Cell 설계
대한전자공학회 학술대회
2007 .07
기판 트리거 기술을 이용한 낮은 트리거 전압과 빠른 턴-온 속도를 갖는 GGNMOS 설계에 관한 연구
대한전자공학회 학술대회
2010 .06
양 방향성과 높은 홀딩전압을 갖는 사이리스터 기반 Whole-Chip ESD 보호회로
전기전자학회논문지
2013 .09
SCR-based ESD protection circuit with low trigger voltage and high robustness
대한전자공학회 학술대회
2017 .01
A Study on the ESD Protection Device with Low Trigger Voltage for High-Speed I/O
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2006 .07
0