지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2007.5
- 수록면
- 503 - 509 (7page)
이용수
초록· 키워드
오류제보하기
저전력 움직임추정은 휴대용 정보단말의 실시간 비디오 코딩에 필수적이다. 본 논문에서는 전역탐색 블럭정합방식을 적용한 저전력 움직임추정 알고리즘과 이를 1차원 배열의 VLSI로 구현한 하드웨어 구조를 제안한다. 전역탐색 블럭정합 방법의 전력소비의 주원인은 많은 연산량과 탐색영역의 프레임 데이터를 호출하는 횟수가 많다는 점이다. 본 논문에서는 두 개의 인접한 참조블럭의 움직임추정 연산을 동시에 병렬로 수행하여 탐색영역의 메모리 호출횟수를 감소시켰으며, 움직임추정시 결과에 영향을 미치지 않는 불필요한 연산을 제거하였다. 제안된 움직임 추정 알고리즘을 1차원 PE (processing element) 배열구조의 VLSI로 구현하여 실험한 결과, 제안된 움직임추정기는 기존의 저전력 움직임추정기에 비해 9.3%의 소비전력 감소와 2배 정도의 속도향상이 있음을 확인하였다.
목차
요약
ABSTRACT
Ⅰ. 서론
Ⅱ. 전역탐색 블럭정합 방식을 이용한 저전력 움직임추정 알고리즘
Ⅲ. 제안된 저전력 움직임추정 VLSI 구조
Ⅳ. 실험결과 및 분석
Ⅴ. 결론
참고문헌
참고문헌 (7)
참고문헌 신청
K. Guttag et al. “a single-Chip Multiprocessor For Multimedia: The MVP,” IEEE Computer Graphics and Applications, Nov, 1992. pp 53-64.
Elgamel, M.A.; Shams, A.M.; Bayoumi, M.A.; “A comparative analysis for low power motion estimation VLSI architectures,” 2000 IEEE Workshop on SiPS, 2000 Page(s): 149-158.
Bo-Sung Kim; Jun-Dong Cho, “VLSI architecture for low power motion estimation using high data access reuse,” ASICs, 1999. AP-ASIC '99. The First IEEE Asia Pacific Conference on 1999, Page(s): 162-165.
L. Sousa, and N. Roma, “Low-Power Array Architectures for motion Estimation,” Proceeding of the IEEE international Workshop on Multimedia Signal Processing, Copenhagen, MMSP'99, pp. 679-684, Copenhagen, Denmark, September 1999. Co-Chaired by Ed Deprettere
C. Hsieh, and T. Lin, “VLSI Architecture for Block-Matching Motion Estimation Algorithm,” IEEE Transactions on Circuits and Systems for Video Technology, vol. 2, pp. 169-175, 1992.
Elgamel, M.A.; Shams, A.M.; Bayoumi, M.A.; “A comparative analysis for low power motion estimation VLSI architectures,” 2000 IEEE Workshop on SiPS, 2000 Page(s): 149-158.
Bo-Sung Kim; Jun-Dong Cho, “VLSI architecture for low power motion estimation using high data access reuse,” ASICs, 1999. AP-ASIC '99. The First IEEE Asia Pacific Conference on 1999, Page(s): 162-165.
L. Sousa, and N. Roma, “Low-Power Array Architectures for motion Estimation,” Proceeding of the IEEE international Workshop on Multimedia Signal Processing, Copenhagen, MMSP'99, pp. 679-684, Copenhagen, Denmark, September 1999. Co-Chaired by Ed Deprettere
C. Hsieh, and T. Lin, “VLSI Architecture for Block-Matching Motion Estimation Algorithm,” IEEE Transactions on Circuits and Systems for Video Technology, vol. 2, pp. 169-175, 1992.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
움직임 추정을 위한 저전력 VLSI 구조
컴퓨터산업학회논문지
2004 .01
-
고속 움직임 추정 알고리즘에 적합한 VLSI 구조 연구 ( A VLSI Architecture for Fast Motion Estimation Algorithm )
대한전자공학회 학술대회
1998 .07
-
고속 움직임 추정 알고리즘에 적합한 VLSI 구조 연구
방송공학회논문지
1998 .06
-
고속 움직임 추정 알고리즘에 적합한 VLSI 구조 연구
대한전자공학회 학술대회
1998 .06
-
완전탐색 블럭정합 알고리듬을 이용한 움직임 추정기의 VLSI 설계 및 구현 ( Design and Implementation of Motion Estimation VLSI Processor using Block Matching Algorithm )
전자공학회논문지-B
1994 .09
-
변형된 4스텝 써치를 이용한 블럭정합 움직임 추정 및 보상 알고리즘의 VLSI 구조 설계 ( VLSI Architecture Designs of the Block-Matching Motion Estimation/Compensation using a Modified 4-Step Search Algorithm )
전자공학회논문지-S
1998 .09
-
부블럭 정합 방식을 이용한 고속 움직임 추정기의 VLSI 구조 연구 ( A VLSI Architecture for High Speed Subblock Motion Field Estimation )
대한전자공학회 학술대회
1995 .01
-
움직임 추정을 위한 시스톨릭 어레이를 사용한 효율적인 VLSI 구조 ( An Efficient VLSI Architecture With Systolic Arrays for Motion Estimation Algorithm )
대한전자공학회 학술대회
1996 .01
-
저전력 멀티미디어 통신을 위한 전력 의식 움직임 추정 기법
한국통신학회논문지
2004 .01
-
움직임 추정을 위한 비트 축소형 블록 정합 기준과 VLSI 구현 ( Bit-Reduced Block-Matching Criterion for Motion Estimation and its VLSI Implementation )
대한전자공학회 학술대회
1996 .01
-
움직임 검출 알고리듬의 VLSI 구현기법 ( VLSI Architectures and Implementation III : Motion Estimation )
대한전자공학회 단기강좌
1991 .01
-
움직임 추정을 위한 효율적 순차입력 병렬처리 VLSI 구조 ( An Efficient VLSI Architecture With Serial Input Parallel Processing for Motion Estimation )
대한전자공학회 학술대회
1995 .01
-
반화소 단위의 움직임 정보 추정을 위한 알고리즘 및 VLSI 구조에 관한 연구 ( Search Algorithm and VLSI Architecture for Motion Estimation with Half-pel Resolution )
대한전자공학회 워크샵
1997 .01
-
탐색 영역 확장이 용이한 실시간 움직임 추정기 VLSI 설계 ( A New VLSI Architecture of Motion Estimator with Extensible Search Range for Real-Time Video Encoding )
대한전자공학회 학술대회
1996 .01
-
반화소 단위의 움직임 정보 추정을 위한 VLSI 구조에 관한 연구
한국방송미디어공학회 학술발표대회 논문집
1996 .12
-
다중연산구조기반의 고밀도 성능향상을 위한 움직임추정의 디인터레이싱 방법
전자공학회논문지-SP
2007 .01
-
완전탐색 블럭정합 알고리즘의 고속 처리를 위한 VLSI 어레이 프로세서의 구조
한국통신학회논문지
2002 .04
-
비트 플레인 정합에 의한 움직임 추정기의 VLSI 설계 ( VLSI Design for Motion Estimation Based on Bit-plane Matching )
전자공학회논문지-SP
2001 .09
-
블럭정합알고리즘의 고속처리를 위한 VLSI 어레이의 설계 ( Design of VLSI Array for High Speed Processing of Block Matching Algorithm )
한국통신학회논문지
1998 .03
-
인접 블록 움직임 벡터의 지역적 통계 특성을 이용한 고속 움직임 추정 기법
방송공학회논문지
2008 .01
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-567-016678294