메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Junan Lee (Sogang University) Qiwei Huang (Sogang University) Kiwoon Kim (Sogang University) Kyunghoon Kim (Sogang University) Jinwook Burm (Sogang University)
저널정보
대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.15 No.1
발행연도
2015.2
수록면
22 - 28 (7page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
This paper proposes column-parallel three step Single Slope Analog-to-Digital Converter (SSADC) for high frame rate VGA CMOS Image Sensors (CISs). The proposed three step SS-ADC improves the sampling rate while maintaining the architecture of the conventional SS-ADC for high frame rate CIS. The sampling rate of the three-step ADC is increased by a factor of 39 compared with the conventional SSADC. The proposed three-step SS-ADC has a 12-bit resolution and 200 kS/s at 25 ㎒ clock frequency. The VGA CIS using three step SS-ADC has the maximum frame rate of 200 frames/s. The total power consumption is 76 ㎽ with 3.3 V supply voltage without ramp generator buffer. A prototype chip was fabricated in a 0.13 μm CMOS process.

목차

Abstract
Ⅰ. INTRODUCTION
Ⅱ. A NEW THREE-STEP SS-ADC ARCHITECTURE
Ⅲ. CIRCUIT IMPLEMENTATIONS
Ⅳ. MEASUREMENT RESULTS
Ⅴ.CONCLUSIONS
REFERENCES

참고문헌 (9)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2016-569-001356853