지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
등록된 정보가 없습니다.
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
10Gbps CMOS 클록/데이터 복원회로 설계
대한전기학회 학술대회 논문집
2007 .10
생체 의학 정보 수집이 가능한 실리콘 비드용 가변적인 속도 클록 데이터 복원 회로 설계
한국산업정보학회논문지
2015 .08
1/4-rate 위상선택방식을 이용한 클록 데이터 복원회로
전자공학회논문지-SC
2009 .01
이중 보간 방식을 이용한 CMOS 클록 데이터 복원회로
대한전자공학회 학술대회
2009 .07
10Gbps CMOS 클럭/데이터 복원 회로 설계
대한전자공학회 학술대회
2008 .06
A 10-Gb/s Power and Area Efficient Clock and Data Recovery Circuit in 65-㎚ CMOS Technology
대한전자공학회 ISOCC
2012 .11
Sensor Utility Network를 위한 저전력 Burst 클록-데이터 복원 회로를 포함한 클록 시스템
전기전자학회논문지
2019 .09
초고속 DRAM의 클록발생 회로를 위한 CMOS 전류원의 설계기법 ( Design Methodology of the CMOS Current Reference for a High-Speed DRAM Clocking Circuit )
전자공학회논문지-SC
2000 .03
10Gbps CMOS 클록/데이터 복원회로 설계
대한전기학회 학술대회 논문집
2007 .10
CMOS 회로에 대한 테스트 생성 방법 ( A Test Generation Method for CMOS Circuits )
대한전자공학회 학술대회
1988 .11
CMOS 회로의 테스트 생성 알고리즘 ( A Test Generation Algorithm for CMOS Circuits )
전자공학회지
1984 .11
1/4-레이트 기법을 이용한 클록 데이터 복원 회로
전자공학회논문지-SD
2008 .02
CMOS 최적 회로 합성기 연구 ( An Optimized Sizing Program for CMOS Circuits )
특정연구 결과 발표회 논문집
1989 .01
CMOS 최적 회로 합성기 연구 ( An Optimized Sizing Program for CMOS Circuits )
한국통신학회 학술대회논문집
1989 .01
Sensor Utility Network를 위한 저전력 burst 클록-데이터 복원 회로를 포함한 클록 시스템
한국통신학회 학술대회논문집
2019 .06
저전력 CMOS 기준전류 발생회로
대한전자공학회 학술대회
2001 .06
CMOS 회로 합성기에 대한 연구 ( Research on Circuit Synthesizer in CMOS )
한국통신학회 학술대회논문집
1987 .01
A 5-Gb/s Half-rate Clock Recovery Circuit in 0.25-μm CMOS Technology
대한전자공학회 ISOCC
2006 .10
저전력 CMOS 기준전압 발생 회로 ( A Low-Power CMOS Voltage Reference Circuit )
대한전자공학회 학술대회
1998 .01
A 0.18-μm CMOS, 10-Gb/s Injection-Locked Clock and Data Recovery Circuit
대한전자공학회 ISOCC
2007 .10
0