지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2012.11
- 수록면
- 166 - 169 (4page)
이용수
이 논문의 연구 히스토리 (3)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
A PLL with an unipolar charge pump and loop filter consisted of Sample-Hold capacitor and 2nd-order RC filter has been proposed. One advantage of the proposed PLL is that the charge pump mismatch problem associated with the conventional architecture is eliminated. It has been designed with a 1.8V 0.8㎛ CMOS process and proved by HSPICE simulation.
목차
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 시뮬레이션
Ⅳ. 결론
참고문헌
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
이 논문과 함께 이용한 논문
저전력 디지털 PLL의 설계에 대한 연구
이제현
,
안태원
전자공학회논문지-IE
2010
.06
고속 저전압 위상 동기 루프(PLL) 설계
황인호
,
조상복
대한전기학회 학술대회 논문집
2007
.04
AC모터드라이브 라인필터의 축소화를 위한 신형 하이브리드고조파필터 제안
박병주
,
윤동철
,
오정철
외 4명
전기학회논문지 P
2018
.03
시험발사체에 대한 자체 전자파적합성 시험에서 위성항법수신기의 운용결과
권병문
,
신용설
,
마근수
한국항공우주학회 학술발표회 초록집
2017
.11
5G 이동통신 구축을 위한 EMC 요구 사항 고찰
송태승
전자파기술
2018
.01
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2015-560-000958083