지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2009.12
- 수록면
- 105 - 110 (6page)
이용수
초록· 키워드
오류제보하기
The Decoding performance of analog differential Viterbi decoder and analog feed forward differential Viterbi decoder has been investigated. In Viterbi decoder, the optimal path from the specific starting state of the decoding stage to a state of output stage needs to be computed. The starting state in analog differential viterbi decoder is varied depending on previous decoding information at the output stage, the structure requires more complicated circuits in determination and designation of starting state. The feed forward differential architecture comes from the idea that decoding is mainly done through first state to several stages by allowing the optimum path from multiple nodes of trellis diagram. The optimal path computed from multiple starting states on the decoding stage to a state on the output stage is simpler in hardware. We found that the performance of the circuits with the feed forward differential architecture is similar to that with the analog differential structure when the constraint (size) of the Viterbi decoder is small. In this paper, the size at which the decoder can still be used is investigated through simulations.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. ANALOG DIFFERENTIAL VITERBI DECODER(ADVD)
Ⅲ. ANALOG FEED FORWARD DIFFERENTIAL VITERBI DECODER(AFFDVD)
Ⅳ. SIMULATION RESULTS
Ⅴ. CONCLUSION
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Average 출력회로를 이용한 아날로그 병렬처리 기반 비터비 디코더
대한전기학회 학술대회 논문집
2006 .10
-
PRML 신호용 저전력 아날로그 비터비 디코더 개발
대한전자공학회 학술대회
2006 .06
-
A Feed forward Differential Architecture for the Analog PRML Viterbi Decoder
제어로봇시스템학회 합동학술대회 논문집
2010 .12
-
아날로그 비터비 디코더에 있어서 기생 cap성분 최소화 layout 설계에 의한 신호전파 지연 개선
대한전기학회 학술대회 논문집
2007 .04
-
A High Speed Viterbi Decoder
ICEIC : International Conference on Electronics, Informations and Communications
1995 .08
-
A High Speed Viterbi Decoder
ICEIC : International Conference on Electronics, Informations and Communications
1995 .01
-
아날로그 병렬 처리 망을 이용한 비터비 디코더의 기준 입력 인가위치에 따른 성능 평가
대한전기학회 학술대회 논문집
2006 .10
-
A Simplified Analog Viterbi Decoder with Input Circular Buffer Architecture
제어로봇시스템학회 합동학술대회 논문집
2007 .12
-
PRML신호용 고성능 Viterbi Decoder의 병렬구조
전기학회논문지 P
2009 .12
-
아날로그 PRML 디코더를 위한 아날로그 병렬처리 회로의 전향 차동 구조
전기학회논문지
2010 .08
-
Viterbi 디코더 설계 및 성능 분석
한국통신학회 학술대회논문집
1993 .07
-
A Viterbi Decoder with Efficient Memory Management
[ETRI] ETRI Journal
2004 .02
-
Design of the Viterbi Decoder for PRML using Analog Parallel Processing Circuits
대한전자공학회 ISOCC
2006 .10
-
HIGH PERFORMANCE VITERBI DECODER WITH A SCALABLE STRUCTURE
대한전자공학회 ISOCC
2004 .10
-
Viterbi Decoders and Turbo Codes
한국통신학회 단기강좌
1998 .01
-
An Area Reduced Radix-4 Viterbi Decoder Design
대한전자공학회 ISOCC
2004 .10
-
Design of A Viterbi Decoder with Sequence-Processing Capability
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1997 .01
-
Soft-decison Viterbi Decoder의 설계 및 구현
대한전자공학회 학술대회
2003 .11
-
Design of an Area-Efficient Survivor Memory Architecture for Viterbi Decoder
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
메모리 최적화를 위한 Viterbi 디코더의 설계
대한전자공학회 학술대회
1998 .06
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2014-569-000849622