지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2008.11
- 수록면
- 121 - 124 (4page)
이용수
초록· 키워드
오류제보하기
This paper proposes a method to efficiently generate hardware from a large behavioral description by behavioral synthesis. For a program with functions which are executable in parallel, this proposed method determines an optimal behavioral partitioning which fully exploits the function-level parallelism with simultaneously minimizing the area in the datapath and control path. This partitioning problem is formulated as an integer programming problem. Experimental results demonstrate the effectiveness of our proposed method.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. FUNDAMENTAL PARTITIONING TECHNIQUES
Ⅲ. EXPLOITING FUNCTION-LEVEL PARALLELISM
Ⅳ. EXPERIMENTS
Ⅴ. CONCLUSIONS
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Towards Practical High-Level Synthesis From Large Behavioral Descriptions
대한전자공학회 ISOCC
2010 .11
-
High-Level Synthesis System for Behavioral Descriptions with Conditional Branches
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1996 .01
-
Exploiting Parallelism in Relevance Feedback Information Retrieval
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1998 .01
-
비상시 개인별 대응행동
한국방재학회 학술대회
2008 .01
-
A Pre-Synthesis Power Estimation Method for Behavioral Level VLSI Design
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2004 .07
-
An Integer Programming-based Local Search for the Set Partitioning Problem
한국컴퓨터정보학회논문지
2015 .09
-
Efficient Use of On-chip Memory through Profile-Driven Array Reorganization
대한임베디드공학회논문지
2011 .01
-
Scheduling Instruction-level Parallelism
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1994 .01
-
A behavioral specification of imperative programming languages
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2005 .07
-
A Hierarchical Design Methodology for Behavioral Synthesis and Fast Simulation
대한전자공학회 ISOCC
2007 .10
-
상위기능 수준에서 테스트합성 기술의 개발 ( Development of a Test Synthesis Technique for Behavioral Descriptions on High Level Designs )
대한전자공학회 학술대회
1998 .07
-
상위기능 수준에서 테스트합성 기술의 개발
대한전자공학회 학술대회
1998 .06
-
Interactive Behavioral Synthesis from VHDL
ICVC : International Conference on VLSI and CAD
1993 .01
-
An Efficient Synthesis Optimization Methodology in Behavioral Synthesis
INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING
2014 .06
-
Partition Testing을 위한 Partition Design에 관한 연구
한국정보과학회 학술발표논문집
1994 .10
-
면세점 이용객들의 목표지향적 행동에 관한 연구
한국항공운항학회지
2015 .01
-
금형 프레스 실시간 평행도 변화의 시험 및 측정
한국생산제조학회지
2020 .02
-
VHDL Behavioral Simulator 개발 ( Development on VHDL Behavioral Simulator )
대한전자공학회 학술대회
1989 .01
-
119구급대원의 행위태도, 주관적 규범 및 지각된 행위 통제가 안전의도, 안전행동에 미치는 영향에 관한 구조적 관계 모형
한국산학기술학회 논문지
2018 .09
-
우리나라 정보기술의 행위의도에 관한 메타분석
한국정보통신학회논문지
2013 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001758433