Efficient Low-power Scan Test Method based on Exclusive Scan and Scan Chain Reordering

Dooyoung Kim ,  Jinuk Kim ,  Muhammad Ibtesam 외 4명

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2020 .08

Low Power Scan Chain Reordering Method with Limited Routing Congestion for Code-based Test Data Compression

Dooyoung Kim ,  M. Adil Ansa ,  i 외 3명

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2016 .10

Low power scan testing and efficient test data compression for System-On-a-Chip

Jun Mo Jung ,  Jong-Wha Chong

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2002 .07

테스트시 스위칭 감소를 위해 팬 아웃을 고려한 테스트벡터 재 정렬

이재훈 ,  백철기 ,  김인수 외 1명

전기학회논문지

2011 .05

Scan reordering을 통한 routability 개선에 관한 연구 ( Research on routability improvement with scan reordering )

설병찬 ,  장경호 ,  김경호

대한전자공학회 학술대회

1998 .01

3D IC를 위한 스캔 셀 재배열을 이용한 저전력 테스트 방법

강우헌 ,  이용 ,  서성열 외 1명

한국통신학회 학술대회논문집

2015 .01

내부 power 최소화를 위한 Hybrid Transistor Reordering Algorithm ( Hybrid Transistor Reordering Algorithm for Internal Power Minimization )

진훈상 ,  김태선 ,  정세웅 외 2명

대한전자공학회 토론회

1996 .01

내부 power 최소화를 위한 Hybrid Transistor Reordering Algorithm

진훈상 ,  김태선 ,  정세웅 외 2명

대한전자공학회 학술대회

1996 .07

이진 결정 다이어그램의 최적화를 위한 Variable Reordering 알고리즘의 가속화 ( The Acceleration of Variable Reordering Algorithm for the Optimization of Binary Decision Diagrams )

송문배 ,  장훈

대한전자공학회 학술대회

1997 .07

이진 결정 다이어그램의 최적화를 위한 variable reordering 알고리즘의 가속화

송문배 ,  장훈

대한전자공학회 학술대회

1997 .06

A New Low Power Scan Architecture Considering Test Data Compression

Hong-Sik Kim ,  Beom Ik Cheon ,  Kyu-Myung Choi 외 1명

대한전자공학회 ISOCC

2006 .10

Efficient Test Data Compression and Low Power Scan Testing in SoCs

Jun-Mo Jung ,  Jong-Wha Chong

[ETRI] ETRI Journal

2003 .10

Efficient Parallel Scan Test Technique for Cores on AMBA-based SoC

Jaehoon Song ,  Jihun Jung ,  Dooyoung Kim 외 2명

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2014 .06

System-On-a-Chip(SOC)에 대한 효율적인 테스트 데이터 압축 및 저전력 스캔 테스트

정준모 ,  정정화

전자공학회논문지-SD

2002 .12

Scan Cell Grouping Algorithm for Low Power Design

Insoo Kim ,  Hyoung Bok Min

Journal of Electrical Engineering & Technology

2008 .03

Node-reordering를 고려한 비정렬격자계를 위한 multi-grid 기법 개발

최형권 ,  Sang T ,  uong Ha 외 1명

한국전산유체공학회 학술대회논문집

2017 .11

A Low Power Scan Design Architecture

Insoo Kim ,  Susik Pa ,  k 외 1명

대한전자공학회 ISOCC

2004 .10

Modeling and Analysis of On-chip and Off-Chip Power Supply Network

Keun Myung Ken Lee

ICVC : International Conference on VLSI and CAD

1997 .01

A New Test Data Compression for Low Power Test

Sunghoon Chun ,  Yongjoon Kim ,  Minjoo Lee 외 1명

대한전자공학회 학술대회

2005 .05