메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
이재훈 (여주대학) 백철기 (성균관대학교) 김인수 (장안대학교) 민형복 (성균관대학교)
저널정보
대한전기학회 전기학회논문지 전기학회논문지 제60권 제5호
발행연도
2011.5
수록면
1,043 - 1,048 (6page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
Test vector reordering is a very effective way to reduce power consumption during test application. But, it is time-consuming and complicated processes, and it does not consider internal circuit structure, which may limit the effectiveness. In this paper, we order test vectors using fanout count of primary inputs that consider the internal circuit structure, which may reduce the switching activity. Then, we reorder test test vectors again by using Hamming distance between test vectors. We proposed FOVO algorithm to perform these two ideas. FOVO is an effective way to reduce power consumption during test application. The algorithm is applied to benchmark circuits and we get an average of 3.5% or more reduction of the power consumption.
#Test vector #Power consumption #Fanout count #Vector reordering #Hamming distance

목차

Abstract
1. 서론
2. 전력소모 계산
3. 팬 아웃을 고려한 테스트 벡터정렬
4. FOVO 알고리즘
5. 실험결과
6. 결론
참고문헌
저자소개

참고문헌 (10)

참고문헌 신청
Y. Zorian / 1993 / A Distributed BIST Control Scheme for Complex VLSI Devices / Proc. 11th IEEE VLSI Test Symposium :4~9 google schola S. Wang / 1994 / ATPG for Heat Dissipation Minimization During Test Application / International Test Conference :250~258 google schola F. Corno / A Test Pattern Generation methodology for low power consumption / VLSI Test Symposium, 1998. Proceedings. 16th IEEE :453~457 google schola P. Girard / Reducing Power Consumption during Test Application by Test Vector Ordering / Circuits and Systems, 1998. ISCAS '98. Proceedings of the 1998 IEEE International Symposium :296~299 google schola P. Girard / 1999 / A Test Vector Ordering Technique for Switching Activity Reduction during Test Operation / GLS '99 Proceedings of the ninth Lakes Symposium on VLSI google schola

이 논문의 저자 정보

이 논문과 함께 이용한 논문

해쉬 테이블의 하드웨어적 구현
박정철 ,  배철준 ,  김인수 외 3명 대한전기학회 학술대회 논문집 2012 .07
iOS 기반 하의 Cocos2D의 터치 및 가속도 센서를 이용한 알고리즘 연구
배태랑 ,  김인수 ,  이재훈 외 2명 대한전기학회 학술대회 논문집 2012 .07
Android 기반 하의 하드웨어 볼륨버튼을 이용한 연구
배태랑 ,  김인수 ,  이재훈 외 2명 대한전기학회 학술대회 논문집 2012 .07
P2P를 활용한 PC Mother Board Ethernet Test 방법 개선
이영호   ,  김인수   ,  민형복   외 1명 대한전기학회 학술대회 논문집 2008 .07
CBTC(Communication Based Train Control) 기반의 데이터 전송 저전력 알고리듬에 관한 연구
이진건 ,  성낙기 ,  김인수 외 1명 대한전기학회 학술대회 논문집 2010 .10

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2012-560-004483649