지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2009.11
- 수록면
- 468 - 471 (4page)
이용수
초록· 키워드
오류제보하기
This paper proposes novel techniques for the synchronous pipelined two-stage radix-4 Viterbi decoder for 200Mbps MB-OFDM UWB on FPGA. MBOFDM UWB requires rate-1/3, 64-state Viterbi decoder to be implemented with 200Mbps data rate and low power. To obtain low power, traceback method is used instead of register exchange method and to obtain high speed, radix-4 Viterbi decoder with two stages is used. Previous paper implemented two-stage, radix-4 Viterbi decoder on ASIC uses 3 pointer algorithm for decoding. In this paper, 2-pointer algorithm which reduces memory requirement compared to 3 pointer algorithm is implemented on FPGA. Also pipelining and LPM modules from ALTERA FPGA are used to achieve more speed. The proposed approach is implemented on ALTERA STRATIX III EP3SE80F1152C2 device and the speed achieved is 68.56MHz with the throughput rate of 274Mbps. In ASIC the module can be operated three times faster than FPGA.
목차
Abstract
I. INTRODUCTION
II. BASICS OF VITERBI DECODER
III. VITERBI DECODER ARCHITECTURE
IV. IMPLEMENTATION RESULTS
V. CONCLUSION
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
An Area Reduced Radix-4 Viterbi Decoder Design
대한전자공학회 ISOCC
2004 .10
-
A High Speed Viterbi Decoder
ICEIC : International Conference on Electronics, Informations and Communications
1995 .08
-
A High Speed Viterbi Decoder
ICEIC : International Conference on Electronics, Informations and Communications
1995 .01
-
A Two-Stage Radix-4 Viterbi Decoder for Multiband OFDM UWB Systems
[ETRI] ETRI Journal
2008 .12
-
Radix-4 방식의 64-state Viterbi 복호기 구조 설계 및 구현 ( A Design and Implementation of 64-state Viterbi Decoder with Radix-4 Method )
한국통신학회논문지
2000 .04
-
IMT2000 단말기용 Viterbi Decoder의 FPGA 구현
대한전자공학회 학술대회
1999 .06
-
cdma2000 순방향 링크에서의 Viterbi Decoder의 FPGA 구현
한국통신학회 학술대회논문집
1998 .11
-
Sliding 방법을 이용한 UWB용 고속 Viterbi Decoder 설계
대한전자공학회 학술대회
2009 .05
-
A Viterbi Decoder with Efficient Memory Management
[ETRI] ETRI Journal
2004 .02
-
에러 정정을 위한 Viterbi 알고리즘의 FPGA 구현
정보보호학회논문지
1999 .03
-
고속 Viterbi 복호기를 위한 메모리 관리 ( Memory Management in High-Speed Viterbi Decoders )
전자공학회논문지-C
1998 .07
-
Viterbi 디코더 설계 및 성능 분석
한국통신학회 학술대회논문집
1993 .07
-
FPGA based Asynchronous Pipelined Viterbi Decoder using Two Phase Bundled-Data Protocol
대한전자공학회 ISOCC
2008 .11
-
Viterbi Decoder ASIC Design for Wireless Local Loop
CDMA International Conference and Exhibition
1997 .01
-
CDMA 기지국용 고속 VITERBI 복호기 ASIC
대한전자공학회 학술대회
1995 .07
-
Architecture of RS decoder for MB-OFDM UWB
한국정보기술응용학회 학술대회
2005 .01
-
Viterbi Decoders and Turbo Codes
한국통신학회 단기강좌
1998 .01
-
IEEE 802.11a 고속 무선 LAN 모뎀을 위한 54Mbps Punctured Viterbi Decoder 설계 및 구현
한국통신학회 학술대회 및 강연회
2002 .04
-
HIGH PERFORMANCE VITERBI DECODER WITH A SCALABLE STRUCTURE
대한전자공학회 ISOCC
2004 .10
-
20Mbps급 64state Viterbi 복호기 구조설계 및 CPLD 구현
한국정보통신학회논문지
1999 .12
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001483268