메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
저널정보
대한전자공학회 대한전자공학회 학술대회 대한전자공학회 2009년 SoC학술대회
발행연도
2009.5
수록면
300 - 303 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
Ultra Wide Band(UWB) 통신 방식은 최고 480[Mbps]의 고속 통신 방식이다. 이러한 통신 방식에 적합한 Viterbi Decoder를 설계하기위해 본 논문에서는 Sliding Method를 제안하며, 이러한 방식을 통해 Decoding 방식의 병렬화를 가능하게 했다. 이러한 병렬화 방법을 하드웨어 사이즈를 증가시키지만 Through put을 두 배로 향상 시킬 수 있다. 또한 상대적으로 짧은 데이터를 Decoding 하는 방식이기 때문에 feed back loop를 통해 누적되는 PM의 최고치를 줄일 수 있었고, 이를 통해 보다 고속의 동작이 가능하도록 할 수 있었다. 또한 ACS 연산과 Traceback연산에 의해 발생하는 Latency도 감소 시킬 수 있었다. 제안된 하드웨어는 Verilog HDL을 통해 구현 되었으며, Xilinx Vertex4LX200에 맞추어 합성되었다. 구현된 하드웨어는 최고 166[Mhz]로 동작하며, 629[Mbps]의 Through put을 가진다.
#Viterbi #Sliding method #UWB #High speed #Parallelism

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. Sliding Viterbi Decoder
Ⅲ. Implementation
Ⅳ. 결론
참고문헌

참고문헌 (0)

참고문헌 신청
참고문헌이 DBpia에서 서비스 중이라면, [참고문헌 신청]을 통해 등록해보세요

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

비터비 디코더의 저면적 VLSI 설계
이규훈 ,  김진상 ,  조원경 Proceedings of KIIT Conference 2011 .05
상태천이경로와 BM 연산 감소기법를 적용한 적응 비터비 복호기
고형민 ,  조원경 ,  김진상 외 1명 한국통신학회 학술대회논문집 2004 .11

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-018601664