지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2009.11
- 수록면
- 153 - 156 (4page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
MPSoCs are gaining popularity because of its potential to solve computationally expensive applications. MPSoCs frequently use two kinds of memories; on-chip SRAMs and off-chip DRAMs. Processors in multicore systems usually take many clock cycles for the transfer of data to/from off-chip memories which affects the overall system performance. While on-chip memory operation takes one or two clock cycles, an offchip memory access takes significantly more number of clock cycles. Memory access delays largely depend on the ways of memory allocation and array binding. In this paper, an effective technique of memory allocation and array binding is proposed. Furthermore, we use buffer allocation for the most frequently accessed arrays to minimize the number of accesses to off-chip DRAMs.
목차
Abstract
I. INTRODUCTION
II. MEMORY DELAY MODELING
III. MEMORY ALLOCATION
IV. DYNAMIC BUFFER ALLOCATION
V. EXPERIMENTAL RESULTS
VI. CONCLUSIONS
ACKNOWLEDGMENT
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Cycle Accurate Memory Delay Modeling for Off-Chip DRAMs
대한전자공학회 학술대회
2009 .05
-
Case Study 3 ( Memory )
대한전자공학회 단기강좌
1983 .01
-
Energy Based Memory Regulating System
제어로봇시스템학회 국제학술대회 논문집
2012 .10
-
Technology of the next generation low power memory system
International journal of internet, broadcasting and communication : IJIBC
2018 .01
-
A Quantitative Analysis for Optimizing Memory Allocation
대한전자공학회 학술대회
1996 .01
-
A Quantitative Analysis for Optimizing Memory Allocation
대한전자공학회 학술대회
1996 .05
-
A 3D MEMORY ARCHITECTURE ALLOWING 17 ACCESS TYPES
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2006 .07
-
쓰레디드 메모리 모듈의 메모리 접근 지연 시간 분석
대한전자공학회 학술대회
2009 .07
-
An Arrangement of Memory Modules for Conflict-Free Access to Data Elements in a 3D Memory System
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2004 .07
-
건축과 미술(종합) - 장소의 기억, 기억의 공간
건축사
2014 .01
-
A Programmable Memory BIST for Embedded Memory
대한전자공학회 ISOCC
2008 .11
-
디블럭킹 필터의 효과적인 외부메모리 엑세스 방법
대한전자공학회 학술대회
2009 .07
-
Efficient Use of On-chip Memory through Profile-Driven Array Reorganization
대한임베디드공학회논문지
2011 .01
-
고속 임베디드 응용을 위한 메모리 제어 칩
한국기계기술학회지
2010 .01
-
A Study on New Control Mechanisms of Memory
제어로봇시스템학회 국내학술대회 논문집
1992 .10
-
Memory Design for Artificial Intelligence
International journal of internet, broadcasting and communication : IJIBC
2020 .01
-
MEMORY-CONSTRAINED HIGH-ORDER ENTROPY CODING BY HUFFMAN TABLE SHARING AND MEMORY ALLOCATION
대한전자공학회 기타 간행물
1996 .01
-
Memory Design Considerations for High-performance Networking SoCs
대한전자공학회 ISOCC
2013 .11
-
Design of a Scalable Systolic Synchronous Memory
Journal of Electrical Engineering and Information Science
1997 .08
-
증강 현실 응용을 위한 High Bandwidth Memory 기반 Processor In Memory 아키텍처
대한전자공학회 학술대회
2018 .06
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001482498