메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Takao Sasaki (Kanagawa University) Koji Kotani (Kanagawa University) Hisamishi Toyoshima (Kanagawa University)
저널정보
대한전자공학회 ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications ITC-CSCC : 2008
발행연도
2008.7
수록면
1,277 - 1,280 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
In digital circuit design using a hardware description language, some elementary functions and user defined functions can not be expressed directly. In such cases, the target function is approximated as a polynomial to be implemented by additions and multiplications. If an approximation error exceeds the permissible one, it can be corrected with a look-up table (LUT). However, considering discrete and nonlinear relation between the approximation error and the circuit area, optimization of reducing the total hardware cost would be more complex. In this research, for an arbitrary function, we propose the optimization technique of minimizing the hardware cost. The proposed method starts with multiple initial solutions based on two hardware models. Furthermore, for optimization algorithm, tabu search (TS) is used, and it is parallelized to make a global search.

목차

Abstract
1. Introduction
2. Circuit Representations
3. Optimization Method
4. Simulation Results
5. Summary
acknowledgment
References

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2013-569-001141710