지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications ITC-CSCC : 2006 Proceedings volume 3
- 발행연도
- 2006.7
- 수록면
- 765 - 768 (4page)
이용수
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
ABSTRACT
1. INTRODUCTION
2. CIRCUIT IMPLEMENTATION
3. MEASUREMENT
4. REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
PLL을 이용한 750Mhz ~ 1.1Ghz Clock Generator ( A PLL-based Clock Generator with 750Mhz ~ 1.1Ghz Lock Range )
한국통신학회 학술대회논문집
1998 .01
-
A 3.125-Gb/s Optical Transceiver in 0.18㎛ CMOS
대한전자공학회 워크샵
2008 .09
-
Design of 2.5Gb/s non-PLL-type All-Digital Clock Recovery Circuit
대한전자공학회 ISOCC
2010 .11
-
A Low Power 6.4 Gb/s Serial Link Transmitter in 0.18㎛ CMOS Technology
대한전자공학회 워크샵
2008 .09
-
CMOS 공정을 이용한 3.12GHz PLL 설계
대한전자공학회 학술대회
2005 .05
-
주파수 동기를 위한 저 잡음 2.5V 300㎒ CMOS PLL
대한전자공학회 학술대회
2003 .07
-
Low jitter 1.5㎓ spread spectrum clock generator
대한전자공학회 ISOCC
2012 .11
-
A CMOS 3.2 Gb/s 4-PAM serial link transceiver
대한전자공학회 ISOCC
2009 .11
-
Low Jitter PLL using Self-Biasing Technique
대한전자공학회 ISOCC
2004 .10
-
PLL을 이용한 750Mhz ~ l.lGhz Clock Generator
한국통신학회 학술대회논문집
1998 .07
-
A 0.12GHz-1.4GHz DLL-based clock generator with a multiplied 4-phase clock using a 0.18um CMOS Process
대한전자공학회 ISOCC
2006 .10
-
A 3.1 to 5 GHz CMOS Transceiver for DS-UWB Systems
[ETRI] ETRI Journal
2007 .08
-
HDMI 송ㆍ수신단을 위한 클록 발생기 설계
대한전자공학회 학술대회
2009 .07
-
PLL 방식 10Gb/s 클럭추출 및 데이터 재생회로
대한전자공학회 학술대회
1996 .11
-
PLL방식 10 Gb/s 클럭추출 및 데이터 재생회로 ( 10 Gb/s Clock Extraction and Data Regeneration Circuit Implemented with a PLL )
대한전자공학회 학술대회
1996 .11
-
Computer Simulation of Jitter Characteristics of PLL for Arbitrary Data and Jitter Patterns
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1993 .01
-
PLL을 이용한 클럭발생기의 설계 ( A Design of a PLL-based Clock Generator )
대한전자공학회 학술대회
1997 .11
-
PLL을 이용한 클럭발생기의 설계
대한전자공학회 학술대회
1997 .11
-
LC형 다중 위상 PLL 이용한 40Gb/s 0.18㎛ CMOS 클록 및 데이터 복원 회로
전자공학회논문지-SD
2008 .04
-
Design of Offset Self-Biased PLL for Low Jitter
대한전자공학회 ISOCC
2005 .10
이 논문의 저자 정보
이 논문과 함께 이용한 논문
등화형 디지털 동일채널 중계기의 시간지연을 최소화하기 위한 변조 및 전치 등화에 관한 연구
박성익
,
김흥묵
,
서재현
외 4명
한국통신학회 학술대회논문집
2006
.07
The Measurement of Circular Polarization Diversity Effect in An Indoor NLOS Environment
Je-Sung Ahn
,
Deock-Ho Ha
,
Young-Hwan Lee
외 2명
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2006
.07
Per-Channel Monitoring for Optical Transport Networks using Transparent OXCs
Ji Wook Youn
,
Kyung Whan Yeom
,
Bheom Soon Joo
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2006
.07
Architecture Exploration of H.264 Decoder SoC
Wonjong Kim
,
Seunchul Kim
,
Hanjin Cho
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2006
.07
Wearable Gadget for HealthCare based on Physiological Signals
Dong-Wan Ryoo
,
Chang-Seok Bae
,
Jeun-Woo Lee
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2006
.07
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001033893