메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
정시백 (하이닉스 반도체) 박은석 (서강대학교) 김주호 (서강대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2008년도 SOC 학술대회
발행연도
2008.5
수록면
93 - 96 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
제조공정이 미세화 됨에 따라 상대적으로 와이어의 크기가 커지고 와이어 사이의 거리가 줄어듦에 따라 와이어 사이의 영향력이 증가하고 있다. 와이어 사이의 결합 정전용량은 크로스톡 효과를 유발시킨다. 크로스톡 기능적인 문제와 시간적인 문제를 발생시킨다. 본 논문에서는 멀티 어그레서 환경에서 지연 시간 증가를 제거하기 위한 타이밍 윈도우 이동 알고리즘을 제시한다. 크로스톡으로 인한 지연시간 증가는 결합 정전용량과 타이밍 윈도우 겹침과 비례한다고 가정하고 이를 바탕으로 크로스톡으로 인한 지연 시간 증가를 나타내주는 Aggressive Factor를 모델링 하였다. 제시된 알고리즘은 ISCAS85 벤치마크 회로에 대해 실험하여 멀티 어그레서를 고려하지 않은 알고리즘에 비해 크로스톡으로 인한 지연 시간이 평균 약 4.85% 감소하였다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 실험
Ⅳ. 결론
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2012-569-004205702