메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Byeong-Yoon Choi (동의대학교) Chang-Soo Ha (동의대학교) Jong-Hyoung Lee (동의대학교) Zoran Salcic (University of Auckland) Duck-Myung Lee (넥서스칩스)
저널정보
한국멀티미디어학회 멀티미디어학회논문지 JOURNAL OF KOREA MULTIMEDIA SOCIETY Vol.11 No.6
발행연도
2008.6
수록면
816 - 827 (12page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
In this paper, two-stage pipelined floating-point arithmetic unit (FP-AU) is designed. The FP-AU processor supports seventeen operations to apply 3D graphics processor and has area-efficient and low-latency architecture that makes use of modified dual-path computation scheme, new normalization circuit, and modified compound adder based on flagged prefix adder. The FP-AU has about 4-ns delay time at logic synthesis condition using 0.18㎛ CMOS standard cell library and consists of about 5,930 gates. Because it has 250 MFLOPS execution rate and supports saturated arithmetic including a number .. of graphics-oriented operations, it is applicable to mobile 3D graphics accelerator efficiently.

목차

ABSTRACT
1. INTRODUCTION
2. GRAPHICS ACCELERATOR IN MOBILE APPLICATION
3. Hardware Design of Pipelined Floating-Point Arithmetic Unit
4. PERFORMANCE EVALUATIONS
5. CONCLUSIONS
REFERENCES

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2012-004-004431520