메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Seongjae Cho (서울대학교) Il Han Park (서울대학교) Younghwan Son (서울대학교) Jong Duk Lee (서울대학교) Hyungcheol Shin (서울대학교) Byung-Gook Park (서울대학교)
저널정보
대한전자공학회 ICEIC : International Conference on Electronics, Informations and Communications ICEIC : 2008
발행연도
2008.6
수록면
412 - 415 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
Many types of flash memory devices are fabricated on silicon-on-insulator (SOI) substrate for higher program efficiency nowadays [1]. However, it is relatively difficult to predict the program efficiency of NOR type flash memory device using channel hot electron injection (CHEI) mechanism accurately since metal-oxide-semiconductor (MOSFET) on SOI has a floating body. For this reason, the property of SOI memory device is quite different from that of bulk silicon device where the program efficiency can be easily controlled by the back substrate bias [2]. In spite of the difficulty in the enhancement of program efficiency assisted by substrate biasing, there are factors enabling the enhancement of efficiency. In this work, the dependence of program efficiency for SOI memory device with 200 ㎚ channel length on implementation conditions such as SOI thickness and channel doping concentration was investigated with the aid of numerical device simulation [3].

목차

Abstract
1. Introduction
2. Strategies in simulation works
3. Dependence of program efficiency on SOI thickness
4. Dependence of program efficiency on SOI doping concentration
5. Conclusions
Acknowledgments
References

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2012-569-004332153