지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 ICEIC : International Conference on Electronics, Informations and Communications ICEIC : 2008
- 발행연도
- 2008.6
- 수록면
- 186 - 189 (4page)
이용수
초록· 키워드
오류제보하기
A delay-locked loop (DLL)-based clock generator for dynamic frequency scaling has been developed in a CMOS technology. The proposed clock generator can generate clock signals ranging from 125㎒ to 2㎓ and change the frequency dynamically in a short time. In addition, it can operate at a wide range operation frequency by using the proposed anti-harmonic lock block. The proposed DLL-based clock generator occupies 0.019㎟.
목차
Abstract
1. Introduction
2. Proposed Circuit Description
3. Experiment results
4. Conclusions
Acknowledgments
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
작은 지터를 가지는 2단 구조의 혼성모드 DLL
대한전자공학회 학술대회
2006 .06
-
가변 클록 발생을 위한 DLL 주파수 합성기
한국정보통신학회논문지
2004 .10
-
A FREQUENCY INDEPENDENT INTEGRAL MULTIPLE DIGITAL FREQUENCY MULTIPLIER
IEEE Region 10 Conference
1987 .01
-
소프트웨어 GPS 수신기에서의 벡터 DLL 구현과 성능 분석
정보 및 제어 논문집
2008 .04
-
A High-Resolution Dual-Loop Digital DLL
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .08
-
고속 메모리동작을 위한 디지털 DLL회로 설계 ( A Design of Digital DLL Circuits For High-Speed Memory )
전자공학회논문지-SD
2000 .07
-
Unlimited integer-N DLL-based frequency synthesizer
대한전자공학회 ISOCC
2004 .10
-
지연 고정 루프를 이용한 저전력 고성능 Frequency Multiplier
대한전자공학회 학술대회
2011 .11
-
An Area-Efficient Multi-Phase Fractional-Ratio Clock Frequency Multiplier
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .02
-
기준 클럭 발생을 위한 저 젼력, 저 잡음 DLL기반 주파수 체배기
한국산업정보학회논문지
2013 .10
-
BCI 테스트를 사용한 DLL의 전자기적 내성평가
대한전자공학회 학술대회
2014 .11
-
광대역 아날로그 이중 루프 Delay-Locked Loop
전자공학회논문지-SC
2007 .01
-
All Digital DLL with Three Phase Tuning Stages
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
유닉스 환경에서의 DLL의 동적 업그레이드
한국정보과학회 학술발표논문집
1998 .10
-
실내 무선 DS-CDMA 방식에서 다중경로 페이딩 영향을 고려한 DLL 설계와 성능평가
한국음향학회지
1997 .01
-
DLL 구조를 이용한 Ultra Wide-band 통신용 신호 검출 알고리즘
대한전자공학회 학술대회
2003 .07
-
DS-CDMA 시스템에서 보간기를 이용한 PN부호 추적 DLL 알고리즘
한국통신학회 학술대회논문집
1998 .11
-
Multiplier 합성
대한전자공학회 기타 간행물
1992 .01
-
±60ps 位相合わせ精度の高速DRAM用 多位相出力デジタル制御DLL ( All-Digital Multi-Phase DLL with ±60ps Skew Revolution for High-Speed DRAMs )
대한전자공학회 워크샵
1997 .01
-
대역제한된 WCDMA 시스템에서 동기 DLL의 성능 분석
한국통신학회 학술대회 및 강연회
2000 .05
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004331510