지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications ITC-CSCC : 2009
- 발행연도
- 2009.7
- 수록면
- 1,526 - 1,528 (3page)
이용수
초록· 키워드
오류제보하기
An all-digital phase-locked loop (ADPLL) has been applied in Bluetooth and GSM application [1]. Frequency reference clock (FREF) retiming by a digitally controlled oscillator (DCO) output clock (CKV) in ADPLL can provoke a metastability problem since FREF and CKV are asynchronous. In [4 ... 전체 초록 보기
목차
Abstract
Ⅰ. Introduction
Ⅱ. Retiming logic of ADPLL
Ⅲ. A proposed retiming logic
Ⅳ. Simulation result
Ⅴ. Conclusion
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Sequential Logic Optimization with Implicit Retiming
대한전자공학회 학술대회
1996 .07
-
Sequential Logic Optimization with Implicit Retiming
대한전자공학회 토론회
1996 .01
-
An All-Digital Phase-Locked Loop with Fast Acquisition and Low Jitter
대한전자공학회 ISOCC
2008 .11
-
A 12 ㎽ ADPLL Based G/FSK Transmitter for Smart Utility Network in 0.18㎛ CMOS
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2013 .08
-
Retiming을 이용한 Symbolic Model Checking 성능 향상에 관한 연구
한국정보통신학회논문지
2010 .10
-
합성 가능한 ADPLL 설계 과정
대한전자공학회 학술대회
2018 .06
-
ADPLL을 이용한 결정지향 반송파 복원 성능분석
한국통신학회 학술대회논문집
2001 .07
-
Mobile Application을 위한 All Digital Phase-Locked Loop 연구 동향
한국통신학회지(정보와통신)
2011 .10
-
A 4.0 – 5.9 GHz ADPLL Design using a 1-step Vernier TDC
대한전자공학회 학술대회
2017 .01
-
Metastability Window Measurement of CMOS D-FF Using Bisection
한국전자통신학회 논문지
2017 .01
-
싱글 페이즈 클락드 래치를 이용한 SoC 리타이밍
전자공학회논문지-SD
2006 .09
-
A 3.8 – 5.7 GHz Wide locking range ADPLL using Gain controller for fast locking and low jitter
대한전자공학회 학술대회
2017 .01
-
주파수 도약 방식에서 ADPLL을 이용한 비트 동기 추적 루프에 관한 연구 ( A Study on ADPLL Bit synchronizer in FH System )
한국통신학회 학술대회논문집
1992 .01
-
주파수 도약 방식에서 ADPLL을 이용한 비트 동기 추적 루프에 관한 연구
한국통신학회 학술대회논문집
1992 .07
-
위상-인터폴레이터와 시간 증폭기를 사용한 2-step 시간-디지털 변환기의 설계
대한전자공학회 학술대회
2010 .11
-
Simulink를 이용한 All-Digital PLL용 시스템 레벨 시뮬레이터 구현
대한전자공학회 학술대회
2010 .11
-
3.8 – 5.7 GHz 대역의 빠른 고정과 작은 지터값을 위해 증폭 조절기를 이용한 ADPLL
대한전자공학회 학술대회
2016 .11
-
버니어타입 TDC를 이용한 4.0 – 5.9 GHz 영역대에서의 ADPLL 설계
대한전자공학회 학술대회
2016 .11
-
A 400㎒ ADPLL design using a 3-step vernier TDC
대한전자공학회 ISOCC
2012 .11
-
All-Digital PLL에서 Lock 판별 회로의 구현
대한전자공학회 학술대회
2014 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004023786