지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications ITC-CSCC : 2009
- 발행연도
- 2009.7
- 수록면
- 447 - 449 (3page)
이용수
초록· 키워드
오류제보하기
In this paper, ESD protection circuit with gate-substrate trigger technique for low trigger voltage and low leakage current in 0.13㎛ CMOS process is proposed. The results show that the proposed ESD protection circuit has lower ... 전체 초록 보기
목차
Abstract
1. Introduction
2. Proposed ESD Protection Circuit
3. Experimental Results
4. Conclusion
Acknowledgment
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Gate-Substrate Triggered NMOS (GSTNMOS) with Low Trigger Voltage in the temperature range of 300 K -500 K
ICEIC : International Conference on Electronics, Informations and Communications
2010 .06
-
Design of Gate-Ground-NMOS-Based ESD Protection Circuits with Low Trigger Voltage, Low Leakage Current, and Fast Turn-On
[ETRI] ETRI Journal
2009 .12
-
기판 바이어싱 기술을 이용한 낮은 트리거 전압을 갖는 ESD 보호회로 설계에 관한 연구
대한전자공학회 학술대회
2010 .11
-
게이트-기판 바이어싱 기술을 이용한 낮은 트리거 전압을 갖는 ESD 보호회로
대한전자공학회 학술대회
2008 .11
-
기판 트리거 기술을 이용한 낮은 트리거 전압과 빠른 턴-온 속도를 갖는 GGNMOS 설계에 관한 연구
대한전자공학회 학술대회
2010 .06
-
기판 트리거 기술을 이용한 GGNMOS 기반의 ESD 보호소자에 관한 연구
대한전자공학회 학술대회
2011 .06
-
Gate-substrate biasing을 이용한 낮은 트리거전압을 갖는 ggNMOS 설계에 관한 연구
대한전자공학회 학술대회
2009 .07
-
A Study on the ESD Protection Device with Low Trigger Voltage for High-Speed I/O
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2006 .07
-
낮은 트리거링 전압 특성의 ESD 보호회로 Cell 설계
대한전자공학회 학술대회
2007 .07
-
낮은 트리거링 전압 특성의 ESD 보호회로 Cell 설계
대한전자공학회 학술대회
2007 .07
-
Gate-substrate biasing을 이용한 낮은 트리거전압을 갖는 ggNMOS 설계에 관한 연구
대한전자공학회 학술대회
2009 .07
-
낮은 트리거 전압과 높은 홀딩 전압을 갖는 새로운 구조의 ESD 보호회로에 관한 연구
대한전자공학회 학술대회
2009 .11
-
SCR-based ESD Protection Circuit with Low Trigger Voltage and High Robustness by Inserting the NMOS Structure
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2019 .06
-
나노 급 IC에 적용가능한 낮은 트리거 전압을 갖는 SCR 기반의 새로운 ESD 보호 회로 설계에 관한 연구
대한전자공학회 학술대회
2009 .11
-
ESD Protection Circuits with Low-Voltage Triggered SCR for RF Applications
대한전자공학회 학술대회
2008 .06
-
GGNMOS Well-triggering을 이용한 새로운 구조의 ESD 보호회로에 관한 연구
대한전자공학회 학술대회
2006 .11
-
Design and Fabrication of ESD(Electro Static Discharge) Protection Circuits with Low Triggering Voltage
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2005 .07
-
트리거링 전류를 이용한 낮은 트리거 전압을 갖는 ESD 보호 회로에 관한 연구
대한전자공학회 학술대회
2018 .06
-
새로운 구조의 Zener Triggered SCR ESD 보호회로에 대한 연구
대한전자공학회 학술대회
2006 .06
-
Comparison Between Performance of a Sound-Triggered Measurement and an Amplitude-Triggered Measurement in Shaking Table Tests
한국공간구조학회지
2019 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004020790