지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 ICEIC : International Conference on Electronics, Informations and Communications ICEIC : 2010
- 발행연도
- 2010.6
- 수록면
- 562 - 565 (4page)
이용수
초록· 키워드
오류제보하기
As the semiconductor process technology goes beyond the ultra-deep submicrometer regime (below 45㎚), reliability problem on chip interconnects becomes a critical issue in semiconductor designs. The average, rms(root-meansqure) and peak currents are primarily used to analyze interconnect reliability. In this paper, we propose the guideline to determine the minimum number of segments in interconnect models for estimating these currents quickly and accurately.
목차
Abstract
Ⅰ. Introduction
Ⅱ. Determining the minimum number of segments for current estimation
Ⅲ. Discussions
Ⅳ. Conclusions
Acknowledgments
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
반도체 회로 연결선의 신뢰도 해석을 위한 전류 해석 기법
전기학회논문지
2010 .08
-
신뢰성 해석을 위한 반도체 다중연결선의 RMS 전류 추정 기법
전기학회논문지
2011 .08
-
High-Speed Interconnect Modeling , Simulation and Design
ICVC : International Conference on VLSI and CAD
1993 .01
-
Discontinuous RC Interconnect Line Analysis for Accurate Timing Determination
대한전자공학회 ISOCC
2008 .11
-
반도체 다중연결선의 신뢰성 해석을 위한 평균 전류 추정 기술
대한전자공학회 학술대회
2010 .06
-
반도체 다중연결선의 신뢰성 해석을 위한 평균 전류 추정 기술
대한전자공학회 학술대회
2010 .06
-
Timing Analysis of Discontinuous RC Interconnect Lines
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2009 .03
-
INTEGRATED ENVIRONMENT FOR HIGH-SPEED INTERCONNECT MODELING
ICVC : International Conference on VLSI and CAD
1989 .01
-
연결선 전류계산 모형에서의 최적 세그먼트 수를 결정하기 위한 실험적 가이드라인
대한전자공학회 학술대회
2009 .05
-
Traffic Generator Model을 이용한 On-Chip Interconnect IP 성능 검증
대한전자공학회 학술대회
2009 .07
-
Parasitic Capacitance Modeling for On-Chip Interconnects
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
Traffic Generator Model을 이용한 On-Chip Interconnect IP 성능 검증
대한전자공학회 학술대회
2009 .07
-
A Tutorial for Key Problems in the Design of Hybrid Hierarchical NoC Architectures with Wireless/RF
SmartCR
2013 .12
-
도선 모델링 ( Interconnect Modeling ) 기술
전자공학회지
1997 .12
-
Performance Estimation of High-Speed Backplane Interconnects
대한전자공학회 ISOCC
2004 .10
-
A new Diagnosis Patterns for Wiring Interconnects
대한전자공학회 학술대회
1995 .07
-
주파수 의존성을 가지는 Interconnects의 새로운 모델링 기법
대한전자공학회 학술대회
1998 .01
-
SIMS: Circuit Interconnect Modeling Environment for VLSI Design
대한전자공학회 학술대회
1994 .07
-
CAD Models and Verification of Integrated Circuit Interconnects
대한전자공학회 학술대회
1996 .05
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004078110