지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
Abstract
1. Introduction
2. Analysis
3. New Method
4. Numerical Results
5. Conclusions
Acknowledgement
6. References
저자소개
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
파수영역 해석을 이용한 3도체 전송선로간의 커패시턴스 계산 ( The Calculation of the Capacitance Among the Three-Strip Transmission Lines Using the Spectral Domain Analysis )
한국통신학회 학술대회논문집
1996 .01
파수영역 해석을 이용한 3도체 전송선로간의 커패시턴스의 계산 ( The Calculation of the Capacitance Among the Three Strip Transmission Lines Using the Spectral Domain Analysis )
대한전자공학회 학술대회
1996 .01
복잡한 다층 VLSI 배선구조에서의 효율적인 신호 무결성 검증 방법
전자공학회논문지-SD
2002 .03
유한요소법을 이용한 스트레이 커패시턴스 계산 기법 연구
대한전기학회 학술대회 논문집
2016 .10
Interconnect Line간의 Parasitic Capacitance 계산을 위한 확장 Polynomial
대한전자공학회 학술대회
1994 .01
VLSI 전송선로에서의 커패시턴스의 3차원 계산 ( Three Dimensional Calculation of Capacitance for VLSI Interconnection Line )
전자공학회논문지-A
1992 .07
다층유전체에서의 Interconnection Line에 대한 커패시턴스와 지연시간 계산방법에 관한 연구 ( A Study on Delay Time and Capacitance Calculation for Interconnection Line in Multi-Dielectric Layer )
전자공학회논문지-A
1992 .09
다층 배선에서의 Quasi-3D 커패시턴스 추출
대한전자공학회 학술대회
1999 .11
평행결합 전송선에서의 인덕턴스 및 커패시턴스 행렬
한국통신학회 학술대회논문집
2004 .07
펨토 패럿 측정을 위한 비율형 커패시턴스 측정 회로
한국정보통신학회논문지
2012 .05
Parasitic Capacitance Modeling for On-Chip Interconnects
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
BURR SIZE MEASUREMENT USING A CAPACITANCE SENSOR
한국공작기계학회지
1999 .08
건널목 개량제도에 관한 고찰
한국철도학회 논문집
2005 .08
유한요소법을 이용한 전류가 흐르는 도체의 표면전하밀도 및 커패시턴스 계산
대한전기학회 학술대회 논문집
2016 .10
커패시턴스 오차가 아날로그 디지털 변환의 정확도에 미치는 영향 ( Effect of Capacitance Error on the A/D Conversion Accuracy )
전자공학회지
1985 .09
3차원 연결선 모형의 효율적인 커패시턴스 추출 방법
전자공학회논문지-SD
2004 .11
전기 커패시턴스 단층촬영법을 위한 동적 방향 대수적 영상복원기법
한국정보기술학회논문지
2017 .11
철도건널목 위험평가 S/W 개발 : 철도건널목 안전관리를 위한 이력관리대상 도출을 중심으로
한국철도학회 학술발표대회논문집
2004 .06
경계 요소법에 기반한 커패시턴스 추출 알고리즘 및 도구 구현
대한전자공학회 학술대회
2001 .06
Frequency-Dependent Line Capacitance and Conductance Calculations of On-Chip Interconnects on Silicon Substrate Using Fourier cosine Series Approach
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2001 .12
0