메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
대한전자공학회 전자공학회논문지-SD 電子工學會論文誌 SD編 第46卷 第8號
발행연도
2009.8
수록면
86 - 94 (9page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
차동형 아날로그 PRML 디코더의 하드웨어 구현 시에 발생하는 mismatching 문제를 해결하기 위해서 입력 심볼 에러를 증폭함으로써 에러 정정 효과를 향상시키는 방법을 제안하였다. 차동형 아날로그 PRML 비터비 디코더는 축약된 길이만큼의 트렐리스 다이아그램 회로를 2 개 구성하고, 그 중 한 회로는 0에 해당하는 가지들을 절단하고, 다른 회로는 1에 해당하는 가지들을 절단하여 두 회로의 출력을 비교함으로써 디코딩한다. 이 때, 두 회로 출력 값의 차이가 작을 경우에는 하드웨어 구현시의 mismatching 때문에 디코딩 에러가 발생할 수 있다. 본 논문에서는 입력 심볼 에러 값들을 증폭함으로서 큰 경로 에러값들은 saturation시키는 대신, 작은 경로 에러 값들 간에는 구별 성을 키움으로써 결과적으로 0 혹은 1 간의 구별 마진이 커지게 하는 방법을 제안하였다. 회로의 디코딩 성능 개선효과를 보이기 위해 시뮬레이션 결과를 제시하였다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 기존의 아날로그 비터비 디코더
Ⅲ. 제안한 구조를 이용한 입력 에러의 증폭에 의한 회로 미스매칭 문제 해결
Ⅳ. 결론
참고문헌
저자소개

참고문헌 (15)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-018657762