메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
한규승 (서울대학교) 최기영 (서울대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 대한전자공학회 2009년 SoC학술대회
발행연도
2009.5
수록면
352 - 355 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
재구성형 배열 구조는 최근 많은 주목을 받고 있다. 이는 유연성을 가진 하드웨어 구조로, 내부 구성을 동적으로 바꿔 가며 다양한 동작을 하면서도 높은 성능을 유지할 수 있도록 되어 있다. 하지만 유연성을 유지한 채로 성능을 추구하는 과정에서 복잡도가 증가하게 되었고 이는 응용을 사상하는 데 가장 큰 걸림돌이 되고 있다. 따라서 이를 해결하기 위하여 컴파일러나 상위 수준 합성 기술을 이용하고자 하는 노력들이 진행 중이다. 본 논문에서는 라이브러리를 이용하여 사상을 함으로써 재구성형 배열 내부 구조에 대한 완벽한 abstraction을 제공하며 라이브러리를 이용하기 까지 모든 과정을 자동함으로써 개발에 필요한 시간과 노력을 획기적으로 줄일 수 있는 새로운 방법을 제안한다. JPEG decoder를 예제로 선택하여 제안한 방법을 적용해보았으며, 수동적으로 사상한 것에 비하여 성능은 약 20% 정도 나빠졌지만 개발시간을 1%이하로 줄일 수 있었다.

목차

요약
Abstract
Ⅰ. Introduction
Ⅱ. Target Architecture
Ⅲ. Parameterized Library
Ⅳ. Library-Based Mapping
Ⅴ. Experimental Result
Ⅵ. Conclusion
Acknowledgement
Reference

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-018601533