메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
저널정보
대한전자공학회 대한전자공학회 학술대회 대한전자공학회 2009년 SoC학술대회
발행연도
2009.5
수록면
320 - 323 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
반도체 공정기술의 발달로 SoC(System-on-Chip)에 더 많은 IP(Intellectual Property)가 집적되면서 다중 매스터가 동시에 버스를 접근하는 병렬 처리에 대한 요구가 증가하였고 이에 따라 데이터 통신량이 증가하였다. 따라서, 기존에 널리 이용되던 AHB 기반 버스 시스템의 대역폭이 부족하게 되었고 이에 따라 다양한 다중채널 버스 시스템이 등장하였다. 단일 채널 AHB와는 달리 다중 채널 버스 시스템은 버스 사용 요구에 대한 중재 사이클이 일정하지 않고 IP가 배치된 위치에 따라 시스템 동작 성능이 달라지는 특성을 보이고 있다. 본 논문에서는 이러한 시스템에서 중재 사이클 수와 IP 배치에 따른 성능 차이가 얼마나 되는 분석하고 이를 바탕으로 다중 채널 버스 시스템에서 최적의 IP 배치 방법을 연구하였다. 다중채널 버스시스템에서 다중 매스터가 끊임없이 버스 사용을 하는 환경에서 IP의 배치를 바꾸어가며 실험을 한 결과 바탕으로 수치를 해석하였다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 다중 채널 버스시스템의 동작 특성
Ⅲ. 실험 결과 및 분석
Ⅳ. 결론
감사의 글
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-018601619