메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
저널정보
대한전자공학회 대한전자공학회 학술대회 대한전자공학회 2009년 SoC학술대회
발행연도
2009.5
수록면
107 - 110 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 빠른 연산처리를 위해 공통 연산기와 공통 레지스터를 사용한 H.264 용 고속 인트라 예측 회로구조를 제안한다. 제안하는 인트라 예측 회로구조는 복잡한 메모리 접근으로 인한 전력손실을 방지하기 위해 외부 및 내부 메모리를 효율적으로 사용하였으며, 4-입력 예측 연산기와 2-입력 예측 연산기를 사용하여 빠르고 효율적인 연산처리를 한다. 또한 재사용율이 높은 공통 레지스터를 사용하여 불필요한 연산처리가 이루어지지 않도록 하였다. 제안하는 인트라 예측 회로는 130㎚ 표준 셀 공정을 사용하여 최대 101㎒의 동작주파수에서 HD급(1920×1088) 영상을 초당 60장까지 처리할 수 있다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 고성능 인트라 예측 회로 구조
Ⅲ. 실험결과
Ⅳ. 결론
Acknowledgements
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-018602156