메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
천동엽 (한국외국어대학교) 김준호 (한국외국어대학교) 이선영 (한국외국어대학교) 조경순 (한국외국어대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2008년도 SOC 학술대회
발행연도
2008.5
수록면
251 - 254 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (4)

초록· 키워드

오류제보하기
본 논문에서는 연산 공유를 통한 효율적인 H.264/MPEG-4 디코더용 half/quarter-pel 통합 인터폴레이션 회로 구조에 대하여 제안한다. 제안한 회로에서는 연산 공유와 스케쥴링을 통하여 다른 접근 방식에 비해 적은 수의 자원을 사용한다. 12개의 덧셈기와 9개의 쉬프트 연산기만이 시용되었다. 또한 메모리 접근을 효율적으로 수행하고, 사용되는 필터 연산의 횟수를 절반으로 줄임으로써 전력 소모를 감소시켰다. 130㎚ 표준 셀을 이용하여 제안한 회로를 합성한 결과 12,862게이트로 구현되었으며, 최대 동작 주파수가 485㎒로서 VGA(640x480)급 영상을 1초에 200장 이상 처리할 수 있다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. H.264/MPEG-4 인터폴레이션 알고리즘
Ⅲ. 통합 인터폴레이션 회로 설계
Ⅳ. 실험결과
Ⅴ. 결론
Acknowledgements
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2012-569-004206103