메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
저널정보
한국정보기술학회 Proceedings of KIIT Conference 2005년도 하계종합학술발표논문집
발행연도
2005.7
수록면
234 - 238 (5page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문은 패치 과정을 디코딩, 실행과정과 독립적으로 수행하는 프리패치가 가능한 8비트 마이크로프로세서를 설계하였다. 제안한 마이크로프로세서는 메인블록, 타이머블록, 시리얼블록, 곱셈/나눗셈블록으로 이루어진다. 내부 데이터 메모리와 특수 목적 메모리의 데이터가 ALU에서 연산과정을 거쳐 목적지 레지스터에 저장되기까지 4클럭 내에서 처리되며, 곱셈/나눗셈 블록을 별도로 설계하였다. 따라서 외부 데이터 메모리를 이용한 연산과정을 제외하고 내부 명령어들은 1사이클에 수행한다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 프로세서의 구조와 타이밍
Ⅲ. 실험 및 결과
Ⅳ. 결론
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-566-016494108