메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
일반적으로 논리 합성 과정은 구현기술에 비종속적인 논리 최적화 단계와 구현 기술에 종속적인 기술 매핑 단계로 나누어 이루어지는 것이 보통이다. FPGA를 이용한 회로 설계시에도 동일한 단계를 거쳐 회로를 얻을 수 있으나 본 논문에서는 일반적으로 구현기술과 무관하게 이루어지는 논리 최적화 과정에서 구현 기술인 FPGA의 특성을 고려함으로써 보다 효율적인 결과를 얻을 수 있음을 보이고 있다. 논리 최적화 과정에는 회로 표현을 간소화하기 위하여 여러 기법들이 사용되는 그중 커널 추출을 통하여 공통 부 표현을 구하는 과정을 MUX 구조 FPGA의 특성을 고려하도록 수정하여 본 논문이 제안하는 기법의 유용성을 검사하고 보았다. 실험 결과 이러한 기법이 기술 매핑 단계에서의 노력을 줄일 수 있으며 보다 나은 결과를 얻을 수 있음을 확인하였다.

목차

요약

Ⅰ. 서론

Ⅱ. 기존 연구 결과의 분석

Ⅲ. FPGA로의 매핑을 고려한 커널 추출

Ⅳ. 실험 결과 및 분석

참고 문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017957625