메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 기존의 경로 활성화 방법을 개선하고 이를 이용하여 조합 논리 회로의 stuck-at 고장을 효율적으로 검출할 수 있는 고장 시뮬레이션 방법을 제안한다. 기존의 조합 회로 고장 시뮬레이션 방법은 하나의 테스트 패턴에 대해서 일어날 수 있는 모든 고장을 인가하여 주 출력(Primary Output)까지 전파시켜 시뮬레이션 한다. 그러나 주 출력까지 전달되지 않는 고장에 대해서도 불필요한 시뮬레이션을 해야 하며 이로 인해서 시뮬레이션 시간과 메모리의 낭비를 가져오게 된다.
따라서, 본 논문에서는 회로에 인가하는 하나의 테스트 패턴에 대해 그 테스트 패턴이 검출할 수 있는 고장만을 시뮬레이션 하는 고장 시뮬레이션 방법을 제안하고 또한, fanout이 일어나는 신호선부터 고장 시뮬레이션을 수행함으로써 경로 활성화 방법이 갖고 있는 fanout 신호선의 stuck-at 고장을 효율적으로 검출하게 함으로써 시뮬레이션의 속도를 개선시킨다.

목차

요약

Ⅰ. 서론

Ⅱ. 경로 활성화 방법을 이용한 고장 시뮬레이션

Ⅲ. 회로 및 파형기술

Ⅳ. 고장 시뮬레이션 알고리즘

Ⅴ. 고장 시뮬레이션의 예

Ⅵ. 결론

참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017912411