지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- Korean Institute of Information Scientists and Engineers 정보과학회논문지 : 시스템 및 이론 정보과학회논문지 : 시스템 및 이론 제28권 제3·4호
- 발행연도
- 2001.4
- 수록면
- 204 - 212 (9page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 조합논리회로의 테스트 컴팩션을 위한 두 가지 효율적인 알고리즘을 제안한다. 제안된 알고리즘들은 각각 동적인 컴팩션 기법과 정적인 컴팩션 기법을 사용하고 있으며, 실험을 위해 기존의 ATPG시스템인 ATALANTA에 통합 구현하였다. ISCAS85와 ISCAS89(완전스캔 버전) 벤치마크 회로에 대한 실험에서 본 시스템은 기존에 발표된 다른 컴팩션 알고리즘에 비하여 보다 작은 테스트 집합을 보다 빠르게 생성하였으며, 실험 결과를 통하여 제안된 알고리즘들의 유효성을 입증할 수가 있었다.
목차
요약
Abstract
1. 서론
2. 테스트 컴팩션의 기본 개념 및 용어 정의
3. 동적인 테스트 컴팩션
4. 정적인 테스트 컴팩션
5. 실험결과
6. 결론
참고문헌
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Recursive Compaction Method of LSM-tree based Key-value Store
Journal of KIISE
2019 .09
-
효율적인 일차원 레이아웃 컴팩션 기법에 관한 연구
대한전자공학회 학술대회
1991 .06
-
효율적인 일차원 레이아웃 컴팩션 기법에 관한 연구 ( An Efficient 1 Dimensional Layout Compaction Technique )
대한전자공학회 학술대회
1991 .07
-
효율적인 그래프를 이용한 이차원 레이아웃 컴팩숀 알고리듬 ( An Efficient Graph-Based Two-Dimensional Layout Compaction Algorithm )
전자공학회논문지-B
1991 .07
-
새로운 동적 컴팩션 알고리즘을 이용한 IDDQ 테스트 세트 생성
대한전자공학회 학술대회
1996 .11
-
새로운 동적 컴팩션 알고리즘을 이용한 IDDQ 테스트 세트 생성 ( IDDQ Test Set Generation Using A New Dynamic Compaction Algorithm )
대한전자공학회 학술대회
1996 .11
-
합리적인 샌드컴팩션파일공법 설계를 위한 진단기법 연구
대한토목학회논문집 C
2002 .05
-
수직 , 수평 양 방향을 고려한 심볼릭 레이아웃 컴팩션 알고리즘 ( A Symbolic Layout Compaction Algorithm Considering Both Horizontal and Vertical Directions )
대한전자공학회 학술대회
1986 .01
-
패턴 집단 생성 방식을 사용한 내장형 자체 테스트 기법
전자공학회논문지-SD
2002 .07
-
단순화된 레이아웃 모델을 이용한 새로운 계층적 레이아웃 컴팩터
(구)정보과학회논문지
1993 .03
-
순차 회로의 효율적인 지연 고장 검출을 위한 새로운 테스트 알고리듬 및 스캔 구조
전자공학회논문지-SD
2000 .11
-
VLSI 심볼릭 레이아웃의 그리드線 컴팩션 알고리즘
대한전자공학회 학술대회
1985 .06
-
ISCA 카본 퇴적의 근본 원인에 관한 연구
한국자동차공학회 춘 추계 학술대회 논문집
2006 .06
-
Reduction of Test Data and Power in Scan Testing for Digital Circuits using the Code-based Technique
전자공학회논문지-IE
2008 .09
-
신경회로망을 이용한 조합 논리회로의 테스트 생성 ( Test Generation for Combinational Logic Circuits Using Neural Networks )
전자공학회논문지-A
1993 .09
-
VLSI 심볼릭 레이아웃의 그리드선 컴팩션 알고리즘 ( An Algorithm for Grid Line Compaction of VLSI Symbolic Layout )
대한전자공학회 학술대회
1985 .01
-
신경회로망을 이용한 조합 논리회로의 테스트 생성 ( Automatic Test Generation for combinational Logic Circuits Using Neural Networks )
대한전자공학회 학술대회
1992 .11
-
세계 소식
전자진흥
1981 .01
-
테스트 데이터와 전력소비 단축을 위한 저비용 SOC 테스트 기법
전자공학회논문지-SD
2004 .12
-
유사조합 회로로의 변환에 기초한 부분 스캔 기법을 이용한 디지탈 순차 회로의 테스트 기법 연구
전기학회논문지
1994 .03
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017817235