지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 1991.4
- 수록면
- 150 - 161 (12page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 논리 회로의 기술 독립적인 최소화를 위한 규칙기반 시스템의 구현과 룰의 효율적 적용을 위한 방법을 제안한다. 본 논문에서는 제안한 일반화된 룰의 구현으로 redundancy 제거에 필요한 룰 수의 감소를 이루었다. 이에 따라 룰 적용에 있어 패턴 매칭의 복잡도가 크게 감소하였고 룰의 적용 순서가 회로 최적화에 미치는 영향을 제거하였다. 실험 결과에서 구현된 시스템이 다단 논리 회로의 최적화에 효율적임을 보였다.
목차
요약
ABSTRACT
1. 서론
2. SiLOS
3. 구현 기술에 독립적인 회로 최소화(Technology-Independent Logic Minimization)
4. 실험 결과
5. 결론
참고문헌
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
새로운 조합논리회로의 성능최적화를 위한 알고리듬
한국정보과학회 학술발표논문집
1990 .10
-
순서 집합 개념을 이용한 새로운 논리 최소화 알고리즘 ( A Logic Minimization Algorithm Using the Concept of Ordering Set )
대한전자공학회 학술대회
1986 .01
-
논리 회로의 기술 매핑 시스템 설계 ( Design of a Technology Mapping System for Logic Circuits )
전자공학회논문지-A
1992 .02
-
단층 입력 구조의 Magnetic-Tunnel-Junction 소자를 이용한 임의의 3비트 논리회로 구현을 위한 자기논리 회로 설계
전자공학회논문지-SD
2008 .12
-
Map - factoring방법을 이용한 논리 회로 설계
한국정보과학회 학술발표논문집
1994 .10
-
3-VALUED 논리함수의 MINIMIZATION에 관한 연구
대한전자공학회 학술대회
1980 .01
-
계층적 논리 회로의 시뮬레이션
대한전기학회 학술대회 논문집
1988 .07
-
계층적 논리 회로의 시뮬레이션 ( Simulation for Hierarchical Logic Network )
대한전자공학회 학술대회
1988 .07
-
MUX 구조 FPGA의 기술 매핑을 위한 논리 최적화 기법
한국정보과학회 학술발표논문집
1996 .04
-
VLSI의 논리회로 최적화를 위한 Rule-Based System ( A Rule-Based System for Logic Optimization of VLSI )
대한전자공학회 학술대회
1985 .01
-
VLSI의 논리 회로 최적화를 위한 Rule-Based System
대한전자공학회 학술대회
1985 .06
-
PLA 설계용 논리 최소화 알고리즘 ( Fast Logic Minimization Algorithm for Programmable Logic Array Design )
대한전자공학회 학술대회
1983 .01
-
Emitter Function Logic을 이용한 논리회로 설계 및 응용에 관한 연구
대한전자공학회 학술대회
1981 .01
-
9. Emitter Function Logic을 이용한 논리회로 설계 및 응용에 관한 연구
대한전자공학회 학술대회
1981 .08
-
순서 집합 개념을 이용한 다출력 논리함수 최소화 알고리즘 ( Multi-Output Logic Minimization Algorithm Using the Concept of Ordering Set )
대한전자공학회 학술대회
1988 .07
-
계층적 Logic Capture 시스템의 설계 및 구현
한국정보과학회 학술발표논문집
1986 .10
-
PLA 설계를 위한 논리함수 최소화 기법 ( A Logic Function Minimization Technique for programmable Logic Array Design )
대한전자공학회 학술대회
1985 .01
-
성능 구동 논리 회로 자동 설계 시스템 ( Performance-driven Automatic Logic Synthesis System )
전자공학회논문지-A
1991 .01
-
전류 모드 CMOS 다치 논리 회로의 구현
전자공학회논문지-SC
2002 .05
-
PLA 설계용 고속 논리최소화 알고리즘 ( Fast Logic Minimization Algorithm for Programmable-Logic-Array Design )
전자공학회지
1985 .03
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017778039