메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
The sub-bitline (SBL) sensing voltage of a cell and total cell array can be measured by the method of SBL voltage evaluation method. The VlOSAID tester can collect all SBL signals. The hierarchical bitline of unit cell array block is composed of the cell array of 2k rows and 128 columns, which is divided into 32 cell array sections. The unit cell arras section is composed of the cell array of 64 rows and 128 columns. The average sensing voltage with 2Pr value of 5uC/cm² and SBL capacitance of 40fF is about 700m V at 3.0V
operation voltage. That is high compensation
method for capacitor ZPr degradation effect. Thus allowed minimum 2Pr value for high density Ferroelectric RAM (FeRAM) can move down to about Ie" than 5uC/cm² Index-ferroelectric memory, boost voltage control, hierarchical bitline, SBL, MBL

목차

Abstract

Ⅰ. INTRODUCTION

Ⅱ. OVERVIEW OF FERAM, MRAM AND PRAM

Ⅲ. FERAM CIRCUIT SCHEME AND MEASURED RESULTS

Ⅳ. CONCLUSIONS

REFERENCES

저자소개

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-014311830