지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
초록· 키워드
오류제보하기
본 논문에서는 GF(2??)상의 표준기저를 사용한 새로운 형태의 고속병렬 승산회로를 제안하였다. 승산회로의 구성에 앞서, 연산에 필요한 벡터코드들을 생성하는 벡터코드생성모듈(VCGM)을 제안하였다. 이를 통해 연산에 필요한 모든 벡터코드들을 찾을 수 있으며 이들로부터 기저들간의 독립된 모듈러 가산을 취해 승산이 이루어지도록 하였다. 이러한 과정을 수식을 통해 보임으로써,m에 대한 일반화된 회로의 설계가 가능하도록 하였으며,간단한 형태의 승산회로구성의 예를 GF(2⁴)를 통해 보였다. 본 논문에서 제안된 승산회로는 그 구성이 VCGM, AND 블럭, EX-OR 블럭을 통해 이루어짐으로 m에 대한 확장이 용이하며 VLSI에 유리하다. 또한, 회로내부에 메모리 소자를 사용하지 않고, 연산과정 중 소자에 의해 발생하는 지연시간이 적으므로 고속의 연산을 수행할 수 있다. 제안된 회로의 연산동작을 시뮬레이션을 통해 검증하였으며, 참고문헌의 승산기와 그 구성을 비교하였다.
목차
요약
ABSTRACT
Ⅰ.서론
Ⅱ.GF (2^m) 상의 승산과 벡터코드의 생성
Ⅲ.VCGM에 의한 고속병렬 승산회로의 설계
Ⅳ.비교 및 검토
Ⅴ.결론
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
전류모드 CMOS를 사용한 병렬 3치 승산기 설계
전자공학회논문지-SC
2002 .03
-
데이터 선택방식에 의한 GF(2m)상의 병렬 승산기 설계
한국통신학회논문지
2003 .02
-
유한체 GF(2m)상의 고속 병렬 승산기의 설계
전자공학회논문지-SC
2006 .09
-
유한체 GF(3m)상의 고속 병렬 승산기의 구성
한국정보통신학회논문지
2011 .03
-
Multiplexer와 AOP를 적용한 GF(2^m)상의 승산기 설계
전자공학회논문지-SC
2003 .05
-
유한체 GF(2m)상에서의 승산회로
정보보호학회지
1994 .03
-
유한체 GF(2m)상의 고속 병렬 승산기의 구성
한국정보기술학회논문지
2011 .01
-
Design of GF(3m) Current-mode CMOS Multiplier
전기전자학회논문지
2004 .07
-
연산 모듈의 결합에 의한 GF(2m)상의 병렬 승산 회로의 설계
대한전기학회 학술대회 논문집
2002 .11
-
연산 모듈의 결합에 의한 GF(2m)상의 병렬 승산 회로의 설계
대한전기학회 학술대회 논문집
2002 .11
-
GF ( 3m ) 상의 승산기 구성 이론 ( A Construction Theory of Multiplier on GF ( 3m ) )
대한전자공학회 학술대회
1988 .11
-
GF ( 2 ) 상의 승산기 구성에 관한 연구 ( A Study on the Multiplier for Finite Field GF ( 2 ) )
대한전자공학회 학술대회
1987 .07
-
VCG를 사용한 GF(2m)상의 고속병렬 승산기 설계에 관한 연구
한국정보통신학회논문지
2010 .03
-
승산 원소 차수의 Modular 연산에 의한 GF ( Pm ) 승산기 구성 이론 ( A Constructing Theory for GF ( pm ) Multipliers based on the Modular Arithmetic of the Multiplication Element Powers )
대한전자공학회 학술대회
1987 .11
-
병렬 승산기의 설계 및 구현 ( The Design and Implementation of Parallel Multipliers )
전자공학회논문지-A
1991 .03
-
Bit code 연산에 의한 GF (2m) 상의 승산기 구성
대한전자공학회 학술대회
1986 .12
-
GF (2m) 상의 승산기 구성에 관한 연구
대한전기학회 학술대회 논문집
1987 .07
-
Bit code 연산에 의한 GF ( 2m ) 상의 승산기 구성 ( A construction of multiplier by bit code arithmetic over GF ( 2m ) )
대한전자공학회 학술대회
1986 .01
-
고속 병렬 승산기의 설계 및 구현
대한전자공학회 학술대회
1990 .11
-
고속 병렬 승산기의 설계 및 구현 ( The Design and Implementation of Fast Parallel Multipliers )
대한전자공학회 학술대회
1990 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-567-014019213