지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
등록된 정보가 없습니다.
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
32 x 32 비트 고속 병렬 곱셈기 구조 ( An Architecture for 32 x 32 bit high speed parallel multiplier )
전자공학회논문지-B
1994 .10
고속 4 : 2 컴프레서를 사용한 16 x 16 비트 병렬곱셈기 구조 ( A 16 x 16 bit Parallel Multiplier Architecture using High Speed 4 : 2 Compressor )
한국통신학회논문지
2000 .06
새로운 parallel counter를 이용한 고속 병렬 곱셈기의 구조
한국통신학회 학술대회논문집
2000 .11
32 비트 정수형 고속 병렬 곱셈기 구조
대한전자공학회 학술대회
1993 .11
32 비트 정수형 고속 병렬 곱셈기 구조 ( A structure for High Speed 32-bit Parallel Integer Multiplier )
대한전자공학회 학술대회
1993 .11
유한체 상에서 고속 연산을 위한 직렬 곱셈기의 병렬화 구조
정보보호학회논문지
2007 .02
LSB 우선 비트직렬 정규기저 곱셈기의 하드웨어 구현
한국정보기술학회논문지
2013 .01
저전력 회로를 이용한 12 bit 병렬곱셈기
전기학회논문지
1998 .12
기약인 all-one 다항식에 의해 정의된 GF(2m)에서의 효율적인 비트-병렬 곱셈기
전자공학회논문지-TC
2006 .07
GF (2m) 상의 저복잡도 고속-직렬 곱셈기 구조
정보보호학회논문지
2007 .08
삼항 기약다항식을 위한 효율적인 Shifted Polynomial Basis 비트-병렬 곱셈기
정보보호학회논문지
2009 .04
RNS에 의한 고속 곱셈기 구성에 관한 연구 ( A Study on the High-Speed Multiplier Architecture Using RNS )
전자공학회지
1983 .09
고속 병렬 승산기의 설계 및 구현 ( The Design and Implementation of Fast Parallel Multipliers )
대한전자공학회 학술대회
1990 .11
고속 병렬 승산기의 설계 및 구현
대한전자공학회 학술대회
1990 .11
고성능 마이크로프로세서 곱셈기 ( Multiplier ) 의 구조
대한전자공학회 기타 간행물
1998 .01
다항식기저를 이용한 GF(2m) 상의 디지트병렬/비트직렬 곱셈기
한국통신학회논문지
2008 .11
유한체 GF(2m)상의 비트-병렬 곱셈기의 설계
한국정보통신학회논문지
2008 .07
볼쯔만 기계 시뮬레이터를 위한 병렬 구조
정보과학회논문지(A)
1996 .02
Standard Basis를 기반으로 하는 유한체내 고속 GF(2m) 곱셈기 설계
대한전자공학회 학술대회
1999 .06
직병렬 곱셈기를 이용한 신경망의 하드웨어 구조에 관한 연구
대한전자공학회 학술대회
1994 .11
0