저전력 저면적의 논리 회로 설계를 위한 효율적인 커널 기반 분할 알고리듬 ( An Efficient Kernel-based Partitioning Algorithm for Low-power , Low-area Logic Circuit Design )

황선영 ,  김형 ,  최익성 외 1명

한국통신학회논문지

2000 .08

저전력 소모 조합 회로의 설계를 위한 효율적인 알고리듬 ( An Efficient Algorithm for the Design of Combinational Circuits with Low Power Consumption )

김형 ,  최익성 ,  서동욱 외 2명

한국통신학회논문지

1996 .05

QoS경로의 효율적인 선계산을 위한 부하균등 비용산정 방식 ( Load Balanced Cost Calculation Scheme for Efficient Precomputation of QoS Routes )

홍종준 ,  김승훈 ,  이균하

한국통신학회논문지

2001 .11

커널 추출을 이용한 저전력설계

이귀상 ,  정미경

대한전자공학회 학술대회

1999 .06

조합논리회로의 결합검출 ( Fault Detection in Combinational Circuits )

고경식 ,  허웅

전자공학회지

1974 .11

CMOS 조합 논리 회로에서의 전력 가 기법

박영수 ,  조한진 ,  배영환 외 2명

대한전자공학회 학술대회

1996 .11

CMOS 조합 논리 회로에서의 전력 평가 기법 ( The Method Power Estimation in CMOS Combinational Circuits )

박영수 ,  조한진 ,  배영환 외 2명

대한전자공학회 학술대회

1996 .11

분할 방법을 이용한 저전력 조합 회로 합성 알고리즘 ( An Efficient Partitioning-based Algorithm for the Synthesis of Low-power Combinational Circuits )

최익성 ,  김형 ,  현민호 외 1명

한국통신학회논문지

1998 .02

Labeling Scheme for Fault Simulation of Combinational Circuits

Han Heung Kim ,  S. H. Hwang ,  Chong Min Kyung

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1991 .01

면적 제약조건하의 저전력 조합회로 설계를 위한 분할 기반 합성 알고리듬 ( A Partitioning-based Synthesis Algorithm for the Design of Low Power Combinational Circuits under Area Constraints )

최익성 ,  김형 ,  황선영

전자공학회논문지-C

1998 .07

조합논리회로의 타이밍 최적화를 위한 테크놀로지 매핑 알고리듬에 관한 연구 ( A Study on Technology Mapping Algorithm for Timing Optimization of Combinational Logic Circuits )

주진태 ,  이재흥 ,  정정화

대한전자공학회 학술대회

1991 .11

조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test pattern Generation of Combinational Logic Circuits )

안광선 ,  강병욱 ,  김종훈

특정연구 결과 발표회 논문집

1988 .01

조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test Pattern Generation of Combinational Logic Circuits )

안광선 ,  강병욱 ,  김종훈

한국통신학회 학술대회논문집

1988 .01

ATM 교환기용 메모리-상주 객체지향 DBMS에서 메소드 조기 계산 기법과 동적 변경-전파 방식

이승선 ,  조완섭 ,  최완

한국통신학회 학술대회 및 강연회

1998 .12

조합논리회로를 위한 새로운 Path-Based 타이밍 최적화 알고리듬 ( Path-based New Timing Optimization Algorithm for Combinational Networks )

양세양 ,  홍봉희

전자공학회논문지-A

1992 .09

Enhanced Parallel Decoding for H.264/AVC CAVLC by Using Precomputation

Donghoon Yeo ,  Hyunchul Shin

대한전자공학회 ISOCC

2008 .11

실시간 마이크로 커널의 설계 ( Design of Real-time Micro-Kernel )

정부금 ,  차영준 ,  김형환 외 2명

대한전자공학회 학술대회

1994 .11

저전압 / 저전력 회로설계기술 ( Low Voltage / Low Power Circuit Design )

송원철

대한전자공학회 워크샵

1995 .01

모듈 분할 방식에 의한 조합 다치 논리 회로 구성이론 ( A Construction Theory of Combinational Multiple Valued Circuits by Modular Decomposition )

강성수 ,  이주형 ,  김흥수

한국통신학회논문지

1989 .10

조합논리회로의 고장 검출율 개선을 위한 회로분할기법 ( Circuit Partitioning to Enhance the Fault Coverage for Combinational Logic )

노정호 ,  김상진 ,  이창희 외 2명

전자공학회논문지-C

1998 .04