Output Signal Probability from a Combinational Circuit

Byung Ho Jo ,  Hee Yeung Hwang

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1990 .01

조합논리회로의 결합검출 ( Fault Detection in Combinational Circuits )

고경식 ,  허웅

전자공학회지

1974 .11

A Study of Cooling Schemes for the Generation of Input Pairs of CMOS Combinational Circuits Using the Simulated Annealing Algorithm

Albe ,  to Palacios Pawlovsky ,  Hi 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2005 .07

On the Correction of Multiple Design Errors in Combinational Logic Circuits

I ,  ith Pome ,  anz 외 2명

ICVC : International Conference on VLSI and CAD

1993 .01

TENOR : A FAST ATPG FOR TRANSITION FAULTS IN COMBINATIONAL CIRCUITS

Dhawal Tyagi ,  Dong Sam Ha

ICVC : International Conference on VLSI and CAD

1995 .01

Fault Simulation

조경순

CAD기술특강

1991 .01

多値 組合論理回路의 故障診斷에 관한 硏究

임인칠 ,  이재민

(구)정보과학회논문지

1981 .11

유전알고리즘을 이용한 조합회로용 테스트패턴의 고장검출률 향상 ( Fault Coverage Improvement of Test Patterns for Combinational Circuit using a Genetic Algorithm )

박휴찬

Journal of Advanced Marine Engineering and Technology (JAMET)

1998 .09

Testability of Current Testing for Open Faults Undetected by Functional Testing in TTL Combinational Circuits

Isao Tsukimoto ,  Masaki Hashizume ,  Yukiko Mushiaki

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2002 .07

부울 미분을 이용한 다치 논리 회로에서의 결함 해석 ( Fault Analysis in Multivalued Combinational Circuits Using the Boolean Difference Concept )

류광렬 ,  김종상

전자공학회지

1981 .02

ON THE SPEEDING UP OF THE SIMULATED ANNEALING ALGORITHM IN GENERATING INPUT PAIRS FOR CMOS COMBINATIONAL CIRCUITS

Albe ,  to Palacios Pawlovsky ,  Masato Ha 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2006 .07

조합논리회로의 결함검출시험에 관한 연구 ( A Study on Fault Detection Tests for Combinational Logic Networks )

최흥문

전자공학회지

1978 .01

부울 미분을 이용한 다치 논리회로의 결함해석 ( Fault Analysis in Multivalued Combinational Circuits Using The Boolean Difference Concept )

유광렬 ,  김종상

대한전자공학회 학술대회

1980 .01

2 Level MOS 조합회로에서의 Fault Test Generation에 관한 연구 ( A Study on Fault Test Generation of Two Level MOS Combinational Networks )

최성재 ,  정정화

대한전자공학회 학술대회

1986 .01

FAULT MODELING AND SIMULATION FOR VLSI CIRCUITS

Min Sup Kang ,  Hi ,  oaki Iwashita 외 4명

ICVC : International Conference on VLSI and CAD

1989 .01

조합논리회로의 다중결함검출 ( Multiple Fault Detection in Combinational Logic Networks )

고경식 ,  김흥수

전자공학회지

1975 .08

조합회로에 대한 고장 진단 검사신호 생성 ( Diagnostic Test Pattern Generation for Combinational Circuits )

박영호 ,  민형복 ,  이재훈 외 1명

전자공학회논문지-C

1999 .09

조합논리회로의 고장 검출율 개선을 위한 회로분할기법 ( Circuit Partitioning to Enhance the Fault Coverage for Combinational Logic )

노정호 ,  김상진 ,  이창희 외 2명

전자공학회논문지-C

1998 .04

2 Level MOS 조합회로 에서의 Fault Test Generation에 관한 연구

최성재 ,  정정화

대한전자공학회 학술대회

1986 .12

IGBT 단락 고장검출을 위한 게이트 전압비교 방법

박병건 ,  현동석

대한전기학회 학술대회 논문집

2010 .04