A Kernel-Based Partitioning Algorithm for Low-Power, Low-Area Overhead Circuit Design Using Don’t-Care Sets

Ick-Sung Choi ,  Hyoung Kim ,  Shin-Il Lim 외 3명

[ETRI] ETRI Journal

2002 .12

An Efficient Partitioning Algorithm for Logic Circuits

Tay B. K. ,  H. L. Chin

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1995 .01

분할 방법을 이용한 저전력 조합 회로 합성 알고리즘 ( An Efficient Partitioning-based Algorithm for the Synthesis of Low-power Combinational Circuits )

최익성 ,  김형 ,  현민호 외 1명

한국통신학회논문지

1998 .02

분할기법에 의한 효율적인 3논리값 시뮬레이션

오상호 ,  조동균 ,  강성호

대한전기학회 학술대회 논문집

1996 .11

커널 추출을 이용한 저전력설계

이귀상 ,  정미경

대한전자공학회 학술대회

1999 .06

저전력 소모 조합 회로의 설계를 위한 효율적인 알고리듬 ( An Efficient Algorithm for the Design of Combinational Circuits with Low Power Consumption )

김형 ,  최익성 ,  서동욱 외 2명

한국통신학회논문지

1996 .05

면적 제약조건하의 저전력 조합회로 설계를 위한 분할 기반 합성 알고리듬 ( A Partitioning-based Synthesis Algorithm for the Design of Low Power Combinational Circuits under Area Constraints )

최익성 ,  김형 ,  황선영

전자공학회논문지-C

1998 .07

새로운 K-Way 분할 알고리즘 ( A New K-Way Partitioning Algorithm )

김충희 ,  신현철

대한전자공학회 학술대회

1992 .01

직접회로의 계층적 배치를 위한 새로운 분할 알고리듬 ( A New Partitioning Algorithm for Hierarchical Placement )

김충희 ,  신현철

전자공학회논문지-A

1992 .05

조합논리회로의 고장 검출율 개선을 위한 회로분할기법 ( Circuit Partitioning to Enhance the Fault Coverage for Combinational Logic )

노정호 ,  김상진 ,  이창희 외 2명

전자공학회논문지-C

1998 .04

디지탈 논리회로에 대한 효율적인 테스트 패턴 생성 알고리듬 ( An Efficient Test Generation Algorithm for Digital Logic Circuits )

김윤홍 ,  임인칠

전자공학회논문지-A

1991 .02

저전력 논리 회로 설계를 위한 커널에 바탕을 둔 precomputation 알고리듬 ( A Kernel - based Precomputation Scheme for Low - power Design of Combinational Circuits )

최익성 ,  유승현 ,  황선영

전자공학회논문지-C

1997 .11

회로 분할에 의한 순차회로의 테스트생성 ( Test Generation for Sequential Circuits Based on Circuit Partitioning )

최호용

전자공학회논문지-C

1998 .04

회로 분할에 의한 부분 스캔 ( Partial Scan Based on Circuit Partitioning )

최호용 ,  정용군 ,  강민섭

대한전자공학회 학술대회

1997 .07

회로 분할에 의한 부분 스캔

최호용 ,  정용군 ,  강민섭

대한전자공학회 학술대회

1997 .06

회로 분할에 의한 대규모 순차회로의 테스트 생성 ( Test Generation for large Scale Sequential Circuits Based on Circuit Partitioning )

최호용 ,  정용군

한국통신학회 학술대회논문집

1997 .01

저전압 / 저전력 회로설계기술 ( Low Voltage / Low Power Circuit Design )

송원철

대한전자공학회 워크샵

1995 .01

직접회로 설계에서 계층적 배치를 위한 새로운 분할 알고리듬 ( A New Partitioning Algorithm for Hierarchial Placements in IC Design )

서용운 ,  신현철

대한전자공학회 학술대회

1991 .11

유전자 알고리즘을 이용한 저전력 회로 설계

김현규 ,  오형철

한국지능시스템학회 논문지

2000 .10

Very Efficient Adiabatic Logic for Low Power Circuit Design

Hee-sup Song ,  Jin-ku Kang

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2004 .07