상위 수준 설계에서의 테스트패턴 생성 ( High Level Test Generation )

김종현 ,  박승규 ,  김동욱

대한전자공학회 학술대회

1998 .11

상위 수준 설계에서의 테스트패턴 생성

김종현 ,  박승규 ,  김동욱

대한전자공학회 학술대회

1998 .11

디스플레이 테스트를 위한 패턴 생성 회로 설계

조경연

대한전자공학회 학술대회

2003 .07

테스트패턴 생성을 위한 신경회로망의 설계 ( Implementation of Neural Network for Test Pattern Generation )

이주영 ,  박창욱 ,  하상진 외 2명

대한전자공학회 학술대회

1991 .11

THE ACCELERATION OF REDUNDANCY IDENTIFICATION

Seong Bong Lee ,  Jong Wha Chong

ICVC : International Conference on VLSI and CAD

1989 .01

행렬 기반으로 구현된 자동 테스트 패턴 생성

배규성 ,  고재찬 ,  이강현

대한전자공학회 학술대회

1994 .07

행렬 기반으로 구현된 자동 테스트 패턴 생성 ( An Implementation on the Automatic Test Pattern Generation With the Based Matrix )

배규성 ,  고재찬 ,  이강현

대한전자공학회 학술대회

1994 .07

A Very Efficient Redundancy Analysis Method Using Fault Grouping

Hyungjun Cho ,  Wooheon Kang ,  Sungho Kang

[ETRI] ETRI Journal

2013 .06

디지탈 논리회로에 대한 효율적인 테스트 패턴 생성 알고리듬 ( An Efficient Test Generation Algorithm for Digital Logic Circuits )

김윤홍 ,  임인칠

전자공학회논문지-A

1991 .02

패턴을 이용한 실용적인 실험값 생성에 대한 연구

정규철

한국정보과학회 학술발표논문집

2012 .06

SoC환경에서의 저전력 테스트를 고려한 테스트 패턴 압축에 대한 효율적인 알고리즘

신용승 ,  강성호

전자공학회논문지-SD

2004 .09

패턴 집단 생성 방식을 사용한 내장형 자체 테스트 기법

강용석 ,  김현돈 ,  서일석 외 1명

전자공학회논문지-SD

2002 .07

드론의 효율적인 테스트를 위한 비행 테스트 프로파일 생성 시스템 설계

김덕엽 ,  이성희 ,  이우진

한국정보과학회 학술발표논문집

2017 .12

Efficient Built-In Redundancy Analysis for Embedded Memories with 2-D Redundancy

Shyue-Kung Lu ,  Han-Wen Lin ,  Yu-Cheng Tsai 외 1명

대한전자공학회 ISOCC

2004 .10

Exhaustive 테스트 기법을 사용한 효율적 병렬테스팅

김우완

정보과학회논문지 : 시스템 및 이론

2003 .04

전류 테스팅을 위한 객체 기반의 무해고장 검출 기법

배성환 ,  김관웅 ,  전병실

한국통신학회논문지

2002 .01

Boundary 스캔 구조를 이용한 효율적인 지연테스트기법 설계

이인학 ,  손윤식 ,  류근장 외 5명

한국정보과학회 학술발표논문집

1993 .10

VLSI 테스트 이론을 이용한 Global Redundancy 조사 ( Global Redundancy Check by VLSI Test Theory )

이성봉 ,  정정화

전자공학회논문지

1989 .04

된장 속 소금은 무해할까?

최명도

설비저널

2012 .05

“패턴 인식” 특집을 내면서

오세영 ,  이성환

정보과학회지

1993 .10