조합회로에 대한 계층 구조적 테스트 패턴 생성 알고리듬의 비용 모델 ( A Cost Model of Hierarchical Automatic Test Pattern Generation Algorithm for Combinational Logic Circuits )

민형복

전자공학회논문지-A

1991 .12

논리 게이트 모델링을 이용한 다이나믹 Cmos 회로의 테스트 생성 알고리듬 ( A Test Generation Algorithm For Dynamic Cmos Logic Circuits Using Logic Gate Modeling )

고영만 ,  박경훈 ,  정종구 외 4명

대한전자공학회 학술대회

1991 .07

논리 게이트 모델링을 이용한 다이나믹 CMOS 회로의 테스트 생성 알고리듬

고영만 ,  박경훈 ,  정종구 외 4명

대한전자공학회 학술대회

1991 .06

논리회로의 고장진단을 위한 퍼지테스트생성 기법

조재희 ,  강성수 ,  김용기

한국지능시스템학회 학술발표 논문집

1996 .11

디스플레이 테스트를 위한 패턴 생성 회로 설계

조경연

대한전자공학회 학술대회

2003 .07

전류 센서를 이용한 디지탈 논리 회로의 고장 검출 ( On the Detection of Faults on Digital Logic Circuits using Current Sensor )

신재흥 ,  임인칠

전자공학회논문지-A

1996 .02

순차 회로를 위한 효율적인 지연 고장 테스트 알고리듬

허경희 ,  강용석 ,  강성호

대한전기학회 학술대회 논문집

1999 .11

연결 그래프를 이용한 CMOS 논리회로의 테스트 생성 알고리즘 ( Test Generation Algorithm for CMOS Logic Circuits Using Connection Graph )

조상복 ,  신용철 ,  임인칠

대한전자공학회 학술대회

1984 .01

신경회로망을 이용한 조합 논리회로의 테스트 생성 ( Test Generation for Combinational Logic Circuits Using Neural Networks )

김영우 ,  임인칠

전자공학회논문지-A

1993 .09

신경회로망을 이용한 조합 논리회로의 테스트 생성 ( Automatic Test Generation for combinational Logic Circuits Using Neural Networks )

김근수 ,  신종훈 ,  하상진 외 5명

대한전자공학회 학술대회

1992 .11

논리값 제약을 갖는 스캔 설계 회로에서의 자동 시험 패턴 생성 ( A Method to Generate Test Patterns for Scan Designed Logic Circuits under Logic Value Constraints )

박은세

전자공학회논문지-A

1994 .02

회로 분할에 의한 순차회로의 테스트생성 ( Test Generation for Sequential Circuits Based on Circuit Partitioning )

최호용

전자공학회논문지-C

1998 .04

CMOS 회로의 테스트 생성 알고리즘 ( A Test Generation Algorithm for CMOS Circuits )

조상복 ,  임인칠

전자공학회지

1984 .11

Lower Power Design Automation for Digital Circuits

Jun Dong Cho

대한전자공학회 학술대회

1996 .05

디지탈 회로를 위한 저전력 설계 및 합성 ( Lower Power Design Automation for Digital Circuits )

조준동

대한전자공학회 학술대회

1996 .01

직접형 디지탈 주파수 합성기의 논리회로 설계

이상곤 ,  이동유 ,  김용로 외 1명

한국통신학회 학술대회논문집

1993 .07

조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test Pattern Generation of Combinational Logic Circuits )

안광선 ,  강병욱 ,  김종훈

한국통신학회 학술대회논문집

1988 .01

조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test pattern Generation of Combinational Logic Circuits )

안광선 ,  강병욱 ,  김종훈

특정연구 결과 발표회 논문집

1988 .01

회로 분할에 의한 대규모 순차회로의 테스트 생성 ( Test Generation for large Scale Sequential Circuits Based on Circuit Partitioning )

최호용 ,  정용군

한국통신학회 학술대회논문집

1997 .01

ULM을 이용한 디지탈회로의 간소화에 관한 연구 ( A Study on Minimization for Digital Circuits Using the Universal Logic Modules )

박규태 ,  김장복

전자공학회지

1976 .10