개인구독
소속 기관이 없으신 경우, 개인 정기구독을 하시면 저렴하게
논문을 무제한 열람 이용할 수 있어요.
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 정윤호
- 발행연도
- 2021
- 저작권
- 한국항공대학교 논문은 저작권에 의해 보호받습니다.
이용수2
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
블루투스 저전력 시스템을 위한 저복잡도 결합 비터비 검출 및
복호 알고리즘의 하드웨어 설계 및 구현
요 약
본 논문에서는 BLE 5.0에 적합한 검출과 복호가 결합한 효율적인 비터비 알고리즘 (JVDD : Joint Viterbi detection and decoding)을 제안하고 하드웨어 구현 및 설계 결과를 제시한다.
BLE 5.0은 콘볼루션 코드를 사용하는 GMSK 신호를 표준으로 채택하였다. GMSK 에 의해 유발되는 ISI (inter-symbol interference) 채널 환경에서 최적의 성능을 내 기 위해서는 검출과 복호를 위해 두 개의 비터비 프로세서를 사용하는 것이다. 그러나 두 개의 비터비 프로세서를 사용하면 복잡도가 증가하는 문제가 발생한다. 복잡 도 감소를 위해 JVDD 기술을BLE 시스템에 적용하여 해결하려는 시도가 있었다.
기존의 JVDD는 검출과 복호를 하나의 비터비 프로세서를 이용해서 수행하면서 ISI/AWGN 채널 환경에서 최적의 성능을 나타낸다. 그러나 기존의 JVDD는 많은 수의 생존 경로를 이용하기 때문에 최적의 성능을 나타낼 수 있지만, 하드웨어 복잡도가 생존 경로 수와 코드 워드 길이에 비례해서 증가하게 되는 문제가 있다. 그리하여 기존의 비터비 알고리즘에서 필요한 메모리보다 큰 사이즈를 필요로 한다. 제안하는 JVDD는 GMSK 변조 때문에 발생한 ISI 정보를 가지 메트릭 계산에 적용한
효율적인 방법이다.
제안된 JVDD 알고리즘은 GMSK에 의해서 유발된 심볼간의 간섭정보(ISI)가 반영된 가지 메트릭 (branch metric) 사용하여 단지 하나의 비터비 프로세서만을 사용하여 검출과 복호를 수행한다. 그러므로 성능 저하가 없으면서 복잡도를 매우 감소시킨다. JVDD 알고리즘을 적용한 BLE 비터비 복호기는 Verilog-HDL을 이용하여 RTL 설계되었고, 공정은 GF 55nm를 이용하여 논리합성 및 구현되었다. 합성 결과 12K 게이트 수를 포함하였으며 SMU (survivor management unit)는 기존 MSE(Modified State Exchange) 대비 33% 감소 가능함을 확인하였다.
복호 알고리즘의 하드웨어 설계 및 구현
요 약
본 논문에서는 BLE 5.0에 적합한 검출과 복호가 결합한 효율적인 비터비 알고리즘 (JVDD : Joint Viterbi detection and decoding)을 제안하고 하드웨어 구현 및 설계 결과를 제시한다.
BLE 5.0은 콘볼루션 코드를 사용하는 GMSK 신호를 표준으로 채택하였다. GMSK 에 의해 유발되는 ISI (inter-symbol interference) 채널 환경에서 최적의 성능을 내 기 위해서는 검출과 복호를 위해 두 개의 비터비 프로세서를 사용하는 것이다. 그러나 두 개의 비터비 프로세서를 사용하면 복잡도가 증가하는 문제가 발생한다. 복잡 도 감소를 위해 JVDD 기술을BLE 시스템에 적용하여 해결하려는 시도가 있었다.
기존의 JVDD는 검출과 복호를 하나의 비터비 프로세서를 이용해서 수행하면서 ISI/AWGN 채널 환경에서 최적의 성능을 나타낸다. 그러나 기존의 JVDD는 많은 수의 생존 경로를 이용하기 때문에 최적의 성능을 나타낼 수 있지만, 하드웨어 복잡도가 생존 경로 수와 코드 워드 길이에 비례해서 증가하게 되는 문제가 있다. 그리하여 기존의 비터비 알고리즘에서 필요한 메모리보다 큰 사이즈를 필요로 한다. 제안하는 JVDD는 GMSK 변조 때문에 발생한 ISI 정보를 가지 메트릭 계산에 적용한
효율적인 방법이다.
제안된 JVDD 알고리즘은 GMSK에 의해서 유발된 심볼간의 간섭정보(ISI)가 반영된 가지 메트릭 (branch metric) 사용하여 단지 하나의 비터비 프로세서만을 사용하여 검출과 복호를 수행한다. 그러므로 성능 저하가 없으면서 복잡도를 매우 감소시킨다. JVDD 알고리즘을 적용한 BLE 비터비 복호기는 Verilog-HDL을 이용하여 RTL 설계되었고, 공정은 GF 55nm를 이용하여 논리합성 및 구현되었다. 합성 결과 12K 게이트 수를 포함하였으며 SMU (survivor management unit)는 기존 MSE(Modified State Exchange) 대비 33% 감소 가능함을 확인하였다.
목차
1장 서 론 (Introduction) 11.1 연구의 배경 및 필요성 11.2 논문의 구성 32장 기존 JVDD 알고리즘 42.1 JVDD 알고리즘 52.1.1 JVDD Metric Threshold 102.1.2 Parity Check 112.1.3 콘볼루션 코드 Parity Check 142.2 JDDD 알고리즘 153장 제안된 JVDD 알고리즘 183.1 BLE 시스템 모델 183.1.1 GMSK 신호 213.1.2 BLE 콘볼루션 인코더 263.2 제안하는 JVDD 283.2.1 Branch Metric 계산 방법 ? 최소거리 비교 283.2.2 Branch Metric 계산 방법 ? feed back 313.2.3 Branch Metric 계산 방법 비교 363.2.4 제안하는 JVDD Brabch Metric 연산조건 383.3 기존의 JVDD와 제안하는 JVDD 성능 비교 413.4 Branch Metric 근사화 464장 제안된 JVDD 하드웨어 구조 504.1 비터비 복호기 하드웨어 구현 방법 504.1.1 비터비 복호기 하드웨어 구조 504.1.2 Register Exchange 524.1.3 Trace Back 544.2 BLE 5.0 TIFS 584.3 제안된 JVDD 알고리즘의 하드웨어 구조 674.3.1 BMU 하드웨어 구조 674.3.2 ACSU 하드웨어 구조 754.3.3 SMU 하드웨어 구조 805장 하드웨어 설계 결과 885.1 SoC 설계 885.2 검증 결과 946장 결 론 100참 고 문 헌 102SUMMARY 105
최근 본 자료
댓글(0)
0