개인구독
소속 기관이 없으신 경우, 개인 정기구독을 하시면 저렴하게
논문을 무제한 열람 이용할 수 있어요.
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 박성준
- 발행연도
- 2018
- 저작권
- 한국교통대학교 논문은 저작권에 의해 보호받습니다.
이용수3
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
오늘날 패키징 기술이 주목받는 이유는 미세공정의 한계를 돌파하고자 하는 목적이 가장 크다. 최근 주목 받는 반도체 기술은 기존의 웨이퍼 레벨 패키지 기술보다 생산성, 원가절감이 뛰어난 팬 아웃 웨이퍼 레벨 패키지 공정이 적용되고 있다. 팬 아웃 웨이퍼 레벨 패키지 공정은 칩 크키가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있고 제품의 소형화와 박형화가 가능한 기술이다. 이에 따라 실리콘 칩을 패키징하고 테스트하는 후 공정의 중요성이 커지게 되면서 공정의 정확성을 검증하는 기술 또한 매우 중요해졌다. 본 논문에서는 몰딩 공정 후에 발생하는 다이 시프트 최소화 방안에 관하여 연구를 진행하였고, 4인치 웨이퍼의 다이 배열을 공정 변수로 적용하여 다이 시프트 경향을 분석한 후 실제 공정에서 생산되는 12인치 웨이퍼에 최적화된 다이 배열을 적용하였을 때 다이 시프트가 최소화 될 수 있는 데이터 관측 및 분석을 목적으로 다이 시프트 비전 검사 장비 개발 연구를 진행하였다.
목차
Ⅰ. 서 론 11. 연구 배경 12. 연구 동향 83. 연구 내용 및 목표 13Ⅱ. 이론적 배경 141. WLP 기술 (Wafer Level Package) 142. FOWLP 기술 (Fan Out Wafer Level Package) 153. Compression Molding Process 174. Machine Vision 기술 19Ⅲ. 다이 시프트 비전 검사 장비 개발 261. 다이 시프트 검사 장비 구축 262. 화상데이터 수집 및 분석 프로세스 38Ⅳ. 다이 시프트 경향 및 데이터 분석 411. 4inch Wafer 다이시프트 경향 분석 412. 12inch Wafer 다이시프트 측정 및 분석 결과 49Ⅴ. 결 론 59참고문헌 62Abstract 66
최근 본 자료
댓글(0)
0