지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 지도교수
- 이성수
- 발행연도
- 2017
- 저작권
- 숭실대학교 논문은 저작권에 의해 보호받습니다.
이용수0
이 논문의 연구 히스토리 (3)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
HEVC는 차세대 영상 코덱으로 기존 영상 코덱과 비교하여 높은 압축 성능을 가졌으나 많은 연산량을 필요로 한다. 그에 더불어 HEVC CABAC 복호화기의 경우에는 기존 구조 상 여러 피드백 루프가 존재한다. 이에 따라 기존 구조에 따른 복호화기는 처리 속도가 느리고 구현에 많은 어려움이 존재한다.
본 논문에서는 위와 같은 단점을 개선한 HEVC CABAC 복호화기의 구조를 제안한다. 본 논문에서 제안하는 HEVC CABAC 복호화기는 LUT구조를 적용하여 연산량을 줄이고 그에 따라 불필요한 메모리를 줄여 크기를 최적화하였다. 또한 피드백 루프 중 두 가지를 제거하여 불필요한 딜레이가 없도록 구현하였다. 이 모듈은 주변 블록 정보 계산기, 문맥 모델러, 이진 산술 복호화기, 역이진화기의 네 개의 주요 내부 모듈로 구성되어 있다.
구현된 모듈들은 전부 HEVC 테스트 모델 HM11로 시뮬레이션 하였으며 0.18um 공정으로 설계되었다. 각 모듈의 합성 결과 평균적으로 200 MHz에서 동작하였다.
본 논문에서는 위와 같은 단점을 개선한 HEVC CABAC 복호화기의 구조를 제안한다. 본 논문에서 제안하는 HEVC CABAC 복호화기는 LUT구조를 적용하여 연산량을 줄이고 그에 따라 불필요한 메모리를 줄여 크기를 최적화하였다. 또한 피드백 루프 중 두 가지를 제거하여 불필요한 딜레이가 없도록 구현하였다. 이 모듈은 주변 블록 정보 계산기, 문맥 모델러, 이진 산술 복호화기, 역이진화기의 네 개의 주요 내부 모듈로 구성되어 있다.
구현된 모듈들은 전부 HEVC 테스트 모델 HM11로 시뮬레이션 하였으며 0.18um 공정으로 설계되었다. 각 모듈의 합성 결과 평균적으로 200 MHz에서 동작하였다.
목차
국문초록 ⅴ영문초록 ⅵ제 1 장 서론 1제 2 장 관련 기술 22.1 HEVC CABAC 알고리즘 22.1.1 문맥 모델링 22.1.2 이진 산술 복호화 알고리즘 52.1.3 이진화 알고리즘 92.2 기존 HEVC CABAC 복호화기의 문제점 13제 3 장 설계 및 구현 143.1 전체 아키텍처 143.2 주변 블록 정보 계산기 153.3 문맥 모델러 163.4 이진 산술 복호화기 173.5 역이진화기 193.6 시뮬레이션 및 구현 결과 21제 4 장 결론 24참고문헌 25
최근 본 자료
댓글(0)
0